AL-FGB系列復(fù)合式過電壓保護器 AL-FGB型三相復(fù)合式過電壓保護器（簡稱AL-FGB）是我公司針對現(xiàn)行各類過電壓保護器保護弱點而研制的新一代專利產(chǎn)品，將組容吸收器和避雷器的功能有機結(jié)合在一起，專用于35KV及以下中壓電網(wǎng)中，主要用來吸收真空斷路器、真空接觸器在開斷感性負載時產(chǎn)生的高頻操作過電壓，同時具有吸收大氣過電壓及其他形式的暫態(tài)沖擊過電壓的功能； 因此具備一系列其它類型過電壓保護器無法比擬的優(yōu)點。可廣泛地應(yīng)用于真空斷路器操作的電動機、電抗器、變壓器等配電線路中。 該產(chǎn)品使過電壓保護器的整體功能實現(xiàn)了重大突破，是目前功能最全面、保護最完善的產(chǎn)品。符合國家產(chǎn)業(yè)政策及國家電氣產(chǎn)品無油化、小型化、節(jié)能環(huán)保等發(fā)展趨勢，具有顯著的技術(shù)經(jīng)濟效益和廣泛的社會效益，是我國電力建設(shè)尤其是城鄉(xiāng)電網(wǎng)改造急需的產(chǎn)品。 該產(chǎn)品廣泛應(yīng)用于發(fā)電廠、變（配）電站、各種水利設(shè)施、礦山、石油、化工、冶金以及其他各類工業(yè)企業(yè)等。 1、全面抑制雷電和操作過電壓的危害，功能強大，保護更全面 在中壓電網(wǎng)中，由于真空電器產(chǎn)品（真空斷路器、真空接觸器、真空負荷開關(guān)、真空重合器等）的滅弧能力特別強，在關(guān)、合感性負載（發(fā)電機、變壓器、電抗器和電動機等）時，容易引發(fā)截流過電壓、多次重燃過電壓及三相同時開斷過電壓。這些操作過電壓具有高幅值、高陡度（振蕩頻率高達105～106HZ），對感性負載的危害性極大，被稱為“電機殺手”。 目前各類避雷器和組合式過電壓保護器，都是利用氧化鋅閥片的殘壓限制過電壓的幅值，只限幅不限頻，用來防雷能起到好的效果，但對操作過電壓只治標不治本。 AL-FGB內(nèi)部為氧化鋅閥片和電阻電容的有機組合，兼有氧化鋅閥片型避雷器與阻容吸收器的優(yōu)點，從根本上克服了單純氧化鋅閥片型避雷器與阻容吸收器各自不可避免的缺點，不但能夠防雷，而且能有效抑制上述操作過電壓的幅值和陡度；雙效合一，至善盡美。 2、雙回路設(shè)計，功能互補，相互保護 操作過電壓保護阻容回路Ⅰ和避雷保護回路Ⅱ有機結(jié)合，保護功能互不干涉，還能相互保護。如圖2-1。 當雷電波侵入時，阻容回路Ⅰ不通（但可輔助減緩波頭陡度），雷電波按實線路徑，經(jīng)避雷回路Ⅱ泄入大地；同時保護了阻容回路中電容器，避免其因承受過高雷電過電壓而擊穿。當高頻振蕩的操作過電壓侵入時，則按虛線路徑，經(jīng)阻容回路Ⅰ流通，限幅降頻；同時減少避雷回路的動作次數(shù)，保護閥片，延長產(chǎn)品壽命。 3、降低陡度，排除匝間擊穿危險性； 感性負載的匝間電位梯度與電流陡度（di/dt）成正比，操作過電壓陡度極高，對匝間絕緣危害極大，且易使斷路器重燃。現(xiàn)場許多事故實例都證明，在操作過電壓作用下，電機和變壓器的損壞部位大多集中在匝間，且以進線端的匝間為主，這說明高陡度對帶繞組的電氣設(shè)備危害極大。 AL-FGB設(shè)計的阻容回路能夠有效降低操作過電壓的振蕩頻率，緩解波頭陡度，從而降低繞組間的電位梯度，且能減少斷路器的重燃機率，成功抑制高陡度對電氣設(shè)備的危害。 目前同類的過電壓保護設(shè)備，如避雷器、各類組合式過電壓保護器等，對改變操作過電壓的振蕩頻率、降低陡度無能為力，即不能防治高陡度對感性負載匝間造成的損傷。 4、自控接入，環(huán)保節(jié)能； AL-FGB增加了自控接入裝置，在正常運行時僅通過μA級電流，不僅節(jié)約電能，而且不向電網(wǎng)提供附加電容電流，保證系統(tǒng)穩(wěn)定工作。具體參數(shù)設(shè)計保證其在需要時能夠迅速接入電網(wǎng)，保護即時，而且接入電網(wǎng)工頻電壓性能穩(wěn)定、分散性小、不受大氣條件影響。 設(shè)置自控接入裝置對消除諧振過電壓（注：不超過AL- FGB的承受能力）也具有一定作用。當諧振過電壓幅值高至危害電氣設(shè)備時，AL-FGB接入電網(wǎng)，電容器增大主回路電容，有利于破壞諧振條件，電阻阻尼震蕩，有利于降低諧振過電壓幅值。 5、免受諧波侵擾，適應(yīng)的電網(wǎng)運行環(huán)境更廣； 電網(wǎng)中常含有高次諧波分量，使電容回路的電流異常增大，電阻過熱，對過電壓保護設(shè)備的正常運行不利。 AL-FGB能免受高次諧波侵擾:因為它增加了自控接入裝置,在正常運行或發(fā)生單相接地異常運行時都與電網(wǎng)隔離,所以可以在高次諧波含量較高的電網(wǎng)中工作,適應(yīng)的電網(wǎng)運行環(huán)境更廣。 6、自控脫離，有效控制事故范圍； 諧振過電壓、間歇性弧光接地過電壓等系統(tǒng)過電壓，持續(xù)時間長、能量大，但幅度和陡度都不是很高。這類系統(tǒng)過電壓極易損壞過電壓保護設(shè)備，出現(xiàn)爆炸等現(xiàn)象。 AL-FGB增加了自控脫離裝置，能實現(xiàn)自我保護功能。當系統(tǒng)過電壓超過AL-FGB的承受能力時，自控脫離裝置選擇自我脫離，保護本體，避免出現(xiàn)爆炸的現(xiàn)象，控制事故范圍，延長使用壽命，運行更安全更經(jīng)濟。 7、既可保護相對地，又可保護相間； 四極式聯(lián)接（如圖2-2），具體參數(shù)設(shè)計保證：不僅能保護相對地絕緣，而且能保護相間絕緣。本身為連體結(jié)構(gòu)，體積小，性能穩(wěn)定，而價格不高。 8、吸收容量大，保護范圍更廣； 針對35KV電網(wǎng)系統(tǒng)，AL-FGB電容容量高達0.05μF，保護范圍完全覆蓋該電網(wǎng)系統(tǒng)中的各類電氣設(shè)備，且裕量充足；針對35KV以下各類電網(wǎng)系統(tǒng)，其電容容量高達0.1μF，吸收容量更大，保護范圍更廣泛。 9、選材考究，VO級阻燃材質(zhì)； 9.1 阻容回路 采用具有自愈功能的干式高壓電容器，這種電容器真正達到了防護型電容器的各項技術(shù)指標，其絕緣水平完全達到了GB311.1—1997標準的要求，該產(chǎn)品能在環(huán)境溫度上限，1.15UN和1.5IN下長期運行，在2UN下連續(xù)運行4小時不出現(xiàn)閃絡(luò)和擊穿；極間選用國外進口的優(yōu)質(zhì)、高性能的絕緣材料聚丙烯金屬化鍍膜為固體介質(zhì)；各個電容器單元聯(lián)接后采用阻燃環(huán)氧樹脂灌封；電性能穩(wěn)定可靠。 配置散熱性能良好的特制非線性無感電阻，可靠性大大提高，從而也大大提高了電力系統(tǒng)運行的可靠性和安全性，使用壽命更長。 9.2 避雷回路 采用非線性伏—安特性十分優(yōu)異的氧化鋅閥片，具有良好的陡波響應(yīng)特性，殘壓低、容量大、保護大氣過電壓可靠性高。 9.3外殼 采用阻燃級別達到最高級別的VO級進口材質(zhì)，使用更放心。 10、動態(tài)記錄，清晰掌控設(shè)備運行狀況； 可根據(jù)用戶要求選裝放電動作記錄器，清晰掌控AL-FGB的工作動作狀況。
上傳時間： 2013-10-16
上傳用戶：sz_hjbf
j
上傳時間： 2013-11-24
上傳用戶：牧羊人8920
QuartusII中利用免費IP核的設(shè)計 作者：雷達室 以設(shè)計雙端口RAM為例說明。 Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對話框，點擊Next；
上傳時間： 2013-10-18
上傳用戶：909000580
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點DSP算法實現(xiàn)方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上傳時間： 2013-10-21
上傳用戶：huql11633
基于Actel FPGA 的雙端口RAM 設(shè)計雙端口RAM 芯片主要應(yīng)用于高速率、高可靠性、對實時性要求高的場合，如實現(xiàn)DSP與PCI 總線芯片之間的數(shù)據(jù)交換接口電路等。但普通雙端口RAM 最大的缺點是在兩個CPU發(fā)生競爭時，有一方CPU 必須等待，因而降低了訪問效率。IDT 公司推出的專用雙端口RAM 芯片解決了普通雙端口RAM 內(nèi)部競爭問題，并融合了中斷、旗語、主從功能。它具有存取速度快、功耗低、可完全異步操作、接口電路簡單等優(yōu)點，但缺點也非常明顯，那就是價格太昂貴。為解決IDT 專用雙端口RAM 芯片的價格過高問題，廣州致遠電子有限公司推出了一種全新的基于Actel FPGA 的雙端口RAM 的解決方案。該方案采用Actel FPGA 實現(xiàn)，不僅具有IDT 專用雙端口RAM 芯片的所有性能特點，更是在價格上得到了很大改善，以A3P060雙端口RAM 為例，在相同容量（2K 字節(jié)）下，其價格僅為IDT 專用芯片的六分之一。
上傳時間： 2013-10-19
上傳用戶：18165383642
本文提出j以通用陣列邏輯器件GAL 和只讀存貯器EPROM 為核心器件．設(shè)計測量 顯示控制裝置的方法。配以數(shù)字式傳感器及用 最小二乘法編制的曲線自動分段椒合程序生成 的EPROM 中的數(shù)據(jù)．可用于力、溫度、光強等 非電量的測量顯示和控制。該裝置與采用微處 理器的電路相比．有相同的洲量精度，電路簡 單．而且保密性好
上傳時間： 2013-11-10
上傳用戶：langliuer
印刷電路板（PCB）設(shè)計解決方案市場和技術(shù)領(lǐng)軍企業(yè)Mentor Graphics（Mentor Graphics）宣布推出HyperLynx® PI（電源完整性）產(chǎn)品，滿足業(yè)內(nèi)高端設(shè)計者對于高性能電子產(chǎn)品的需求。HyperLynx PI產(chǎn)品不僅提供簡單易學(xué)、操作便捷，又精確的分析，讓團隊成員能夠設(shè)計可行的電源供應(yīng)系統(tǒng)；同時縮短設(shè)計周期，減少原型生成、重復(fù)制造，也相應(yīng)降低產(chǎn)品成本。隨著當今各種高性能/高密度/高腳數(shù)集成電路的出現(xiàn)，傳輸系統(tǒng)的設(shè)計越來越需要工程師與布局設(shè)計人員的緊密合作，以確保能夠透過眾多PCB電源與接地結(jié)構(gòu)，為IC提供純凈、充足的電力。配合先前推出的HyperLynx信號完整性（SI）分析和確認產(chǎn)品組件，Mentor Graphics目前為用戶提供的高性能電子產(chǎn)品設(shè)計堪稱業(yè)內(nèi)最全面最具實用性的解決方案。“我們擁有非常高端的用戶，受到高性能集成電路多重電壓等級和電源要求的驅(qū)使，需要在一個單一的PCB中設(shè)計30余套電力供應(yīng)結(jié)構(gòu)。”Mentor Graphics副總裁兼系統(tǒng)設(shè)計事業(yè)部總經(jīng)理Henry Potts表示。“上述結(jié)構(gòu)的設(shè)計需要快速而準 確的直流壓降(DC Power Drop)和電源雜訊(Power Noise)分析。擁有了精確的分析信息，電源與接地層結(jié)構(gòu)和解藕電容數(shù)(de-coupling capacitor number)以及位置都可以決定，得以避免過于保守的設(shè)計和高昂的產(chǎn)品成本。”
上傳時間： 2013-10-31
上傳用戶：ljd123456
Hyperlynx仿真應(yīng)用:阻抗匹配.下面以一個電路設(shè)計為例，簡單介紹一下PCB仿真軟件在設(shè)計中的使用。下面是一個DSP硬件電路部分元件位置關(guān)系(原理圖和PCB使用PROTEL99SE設(shè)計)，其中DRAM作為DSP的擴展Memory(64位寬度，低8bit還經(jīng)過3245接到FLASH和其它芯片)，DRAM時鐘頻率133M。因為頻率較高，設(shè)計過程中我們需要考慮DRAM的數(shù)據(jù)、地址和控制線是否需加串阻。下面，我們以數(shù)據(jù)線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網(wǎng)站下載各器件IBIS模型。然后打開Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面，我們開始導(dǎo)入主芯片DSP的數(shù)據(jù)線D0腳模型。左鍵點芯片管腳處的標志，出現(xiàn)未知管腳，然后再按下圖的紅線所示線路選取芯片IBIS模型中的對應(yīng)管腳。 3http://bbs.elecfans.com/ 電子技術(shù)論壇 http://www.elecfans.com 電子發(fā)燒友點OK后退到“ASSIGN Models”界面。選管腳為“Output”類型。這樣，一樣管腳的配置就完成了。同樣將DRAM的數(shù)據(jù)線對應(yīng)管腳和3245的對應(yīng)管腳IBIS模型加上(DSP輸出，3245高阻，DRAM輸入)。下面我們開始建立傳輸線模型。左鍵點DSP芯片腳相連的傳輸線，增添傳輸線，然后右鍵編輯屬性。因為我們使用四層板，在表層走線，所以要選用“Microstrip”，然后點“Value”進行屬性編輯。這里，我們要編輯一些PCB的屬性，布線長度、寬度和層間距等，屬性編輯界面如下：再將其它傳輸線也添加上。這就是沒有加阻抗匹配的仿真模型(PCB最遠直線間距1.4inch，對線長為1.7inch)。現(xiàn)在模型就建立好了。仿真及分析下面我們就要為各點加示波器探頭了，按照下圖紅線所示路徑為各測試點增加探頭：為發(fā)現(xiàn)更多的信息，我們使用眼圖觀察。因為時鐘是133M，數(shù)據(jù)單沿采樣，數(shù)據(jù)翻轉(zhuǎn)最高頻率為66.7M，對應(yīng)位寬為7.58ns。所以設(shè)置參數(shù)如下：之后按照芯片手冊制作眼圖模板。因為我們最關(guān)心的是接收端(DRAM)信號，所以模板也按照DRAM芯片HY57V283220手冊的輸入需求設(shè)計。芯片手冊中要求輸入高電平VIH高于2.0V，輸入低電平VIL低于0.8V。DRAM芯片的一個NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信號(不長于3ns)：按下邊紅線路徑配置眼圖模板：低8位數(shù)據(jù)線沒有串阻可以滿足設(shè)計要求，而其他的56位都是一對一，經(jīng)過仿真沒有串阻也能通過。于是數(shù)據(jù)線不加串阻可以滿足設(shè)計要求，但有一點需注意，就是寫數(shù)據(jù)時因為存在回沖，DRAM接收高電平在位中間會回沖到2V。因此會導(dǎo)致電平判決裕量較小，抗干擾能力差一些，如果調(diào)試過程中發(fā)現(xiàn)寫RAM會出錯，還需要改版加串阻。
上傳時間： 2013-12-17
上傳用戶：debuchangshi
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經(jīng)由銲線連接正極的腳。當LED通過正向電流時，晶片會發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時間： 2013-11-04
上傳用戶：372825274
J-LIN仿真器操作步驟，J-LIN仿真器操作步驟。
上傳時間： 2013-10-31
上傳用戶：1966640071
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
