針對實時型相機對系統小型化、通用化及數據高速率可靠傳輸的需求,文中在研究高速串行器/解串器(SerDes)器件TLK2711工作原理的基礎上,提出了高速串行全雙工通信協議總體設計方案。文章以TLK2711為物理層、FPGA為鏈路層設計了高速串行全雙工通信協議,對協議的實現進行了詳細的描述。協議的在定制中力求做到了最簡化,為上層用戶提供簡單的數據接口。試驗中通過兩塊電路板的聯調,完成了數據率為2.5Gbps的點對點高速傳輸,采用發送偽隨機碼測試,系統工作2小時,所測誤碼率小于10-12。
上傳時間: 2014-12-28
上傳用戶:wff
美信公司的高速互連 (第9版本) 資料,主要內容有: 3mm x 3mm串行器支持微型安全攝像機設計 .2吉比特、多端口、LVDS交叉點開關,有效降低系統成本 ...318位、智能型雙向LVDS SerDes,無需CAN或LIN接口 .....4帶有LVDS系統接口的GMSL SerDes,電路板尺寸縮減50% ....5GMSL SerDes提供完備的數字視頻、音頻和控制數據支持 6利用HDCP GMSL SerDes實現安全的數據傳輸 ....7降低汽車導航系統的EMI和成本 ....821位、直流平衡LVDS解串器,可編程擴頻 .....9選型指南 ....10
上傳時間: 2014-12-05
上傳用戶:athjac
資料介紹說明: si8000m破解版帶破解文件crack si8000m是全新的邊界元素法場效解算器,建立在我們熟悉的早期POLAR阻抗設計系統易用使用的用戶界面之上。si8000m增加了強化建模技術,可以預測多電介質PCB的成品阻抗,同時考慮了密集差分結構介電常數局部變化。 建模時常常忽略了便面圖層,si8000m模擬圖層與表面線路之間的阻焊厚度。這是一種更好的解決方案,可根據電路板采用的特殊阻焊方法進行定制。新的si8000m還提取偶模阻抗和共模阻抗。(偶模阻抗是黨倆條傳輸線對都采用相同量值,相同級性的信號驅動,傳輸線一邊的特性阻抗.)在USB2.0和LVDS等高速系統中,越來越需要控制這些特征阻抗。
上傳時間: 2013-11-05
上傳用戶:古谷仁美
資料介紹說明: si8000m破解版帶破解文件crack si8000m是全新的邊界元素法場效解算器,建立在我們熟悉的早期POLAR阻抗設計系統易用使用的用戶界面之上。si8000m增加了強化建模技術,可以預測多電介質PCB的成品阻抗,同時考慮了密集差分結構介電常數局部變化。 建模時常常忽略了便面圖層,si8000m模擬圖層與表面線路之間的阻焊厚度。這是一種更好的解決方案,可根據電路板采用的特殊阻焊方法進行定制。新的si8000m還提取偶模阻抗和共模阻抗。(偶模阻抗是黨倆條傳輸線對都采用相同量值,相同級性的信號驅動,傳輸線一邊的特性阻抗.)在USB2.0和LVDS等高速系統中,越來越需要控制這些特征阻抗。
上傳時間: 2013-11-16
上傳用戶:jiangfire
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD,不管是否鑽孔、電鍍。5. BOTTOM PAD:在銲錫面上所設計之零件腳PAD,不管是否鑽孔、電鍍。6. POSITIVE LAYER:單、雙層板之各層線路;多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER:通常指多層板之電源層。8. INNER PAD:多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範圍,不與零件腳相接。10. THERMAL PAD:多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD,一般稱為散熱孔或導通孔。11. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點),其原則如下:1. 一般測試點大小均為30-35mil,元件分布較密時,測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil,一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上,避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間: 2013-11-17
上傳用戶:cjf0304
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間: 2013-10-29
上傳用戶:1234xhb
現代通信技術朝著高速、精確的方向發展,尤其是高速串行通信,逐漸成為通信技術的主流,在各行各業扮演著極其重要的角色,文中簡述了高速I/O的相關技術,如SERDES (串行器/解串器)技術、8B /10B編碼、COMMA字符、預加重等,并列舉了具有代表性的Xilinx公司的FPGA產品,展示了Rocket IO技術的實際應用。關鍵詞:高速I/O接口; SERDES;預加重
標簽: 接口技術
上傳時間: 2013-11-23
上傳用戶:子虛烏有
XAPP858 - 利用 Virtex-5 FPGA 實現的高性能 DDR2 SDRAM 接口數據采集 本應用指南描述了用于實現 667 Mbps(333 MHz)高性能 DDR2 SDRAM 接口的控制器和數據采集的技巧。 本數據采集技巧使用了輸入串行器/解串器(ISERDES)和輸出串行器/解串器(OSERDES)的功能。
上傳時間: 2014-01-19
上傳用戶:sk5201314
對於一般不懂可變結構控制的人員而言,此程式可以快速理解,並針對程式註解有詳細解釋,讓使用者快速上手
標簽: 控制
上傳時間: 2014-01-20
上傳用戶:源碼3
Fluent中文教程 pdf格式,對于開始學習Fluent的人來說相當適用,可以按照本書學習! I、目錄 第一章、開始 第二章、操作界面 第三章、文件的讀寫 第四章、單位系統 第五章、讀入和操作網格 第六章、邊界條件 第七章、物理特性 第八章、基本物理模型 第九章、湍流模型 第十章、輻射模型 第十一章、化學輸運與反應流 第十二章、污染形成模型 第十三章、相變模擬 第十四章、多相流模型 第十五章、動坐標系下的流動 第十六章、解算器的使用 第十七章、網格適應 第十八章、數據顯示與報告界面 第十九章、圖形與可視化 第二十章、Alphanumeric Report 第二十一章、流場函數定義 第二十二章、并行處理 第二十三章、自定義函數 第二十四章、參考向導 第二十五章、索引(Bibliograph 第二十六章、命令索引 II、如何使用該教程
上傳時間: 2013-12-18
上傳用戶:netwolf