本文主要的研究為對轉永磁無刷直流電動機控制問題，對轉永磁無刷直流電動機在艦船、水下航行器等對轉推進系統中有著廣泛的應用前景。它具有無刷直流電動機的一切優點：功率密度大、調速性能好、運行效率高、結構簡單、運行可靠、維護方便等等。其與普通的永磁無刷直流電動機的差別僅僅在于原來靜止的電樞部分和旋轉的永磁體部分都可以相對于靜止部分旋轉，即有兩個轉子，根據作用力與反作用力的原理，兩個轉子受到的電磁轉矩在任意時刻都是大小相等、方向相反的。因此兩個轉子必將沿著相反的方向旋轉。 論文主要工作和創新點如下： 1)介紹了對轉永磁無刷直流電機與普通永磁無刷直流電機的區別、優點及應用，詳細分析了其工作原理，并建立對轉永磁無刷直流電機本體的數學模型，接著利用MATLAB/Simulink建立對轉永磁無刷直流電機的仿真模型。 2)研究了無位置傳感器對轉永磁無刷直流電機的控制方法。采用基于DSP的三次諧波過零點檢測方法來檢測電機轉子的位置與轉速，采用數字鎖相環對三次諧波過零點進行90°延遲： 3)控制系統采用雙閉環控制，即速度環與電流環來組成調速控制系統，其中速度環采用了基于改進的BP神經網絡PID自適應控制，電流環采用滯環控制，并對整個系統進行仿真。 4)在仿真研究的基礎上，本文進行了以TMS320I~F2407A的DSP芯片為控制核心的無位置傳感器對轉永磁無刷直流電機數字控制系統的軟硬件設計。
上傳時間： 2013-04-24
上傳用戶：lw852826
嵌入式Linux應用程序開發詳解，基于c語言，arm平臺
上傳時間： 2013-05-21
上傳用戶：helmos
圖書－電子技術學習方法和分析思路輕松入門，很不錯的一本書，對電路分析很有用的。
上傳時間： 2013-05-16
上傳用戶：lixinxiang
書名:數字邏輯電路的ASIC設計/實用電子電路設計叢書 作者:（日）小林芳直 著，蔣民 譯，趙寶瑛 校 出版社：科學出版社 原價：30.00 出版日期：2004-9-1 ISBN：9787030133960 字數：348000 頁數：293 印次： 版次：1 紙張：膠版紙 開本： 商品標識：8901735 編輯推薦 -------------------------------------------------------------------------------- 內容提要 -------------------------------------------------------------------------------- 本書是“實用電子電路設計叢書”之一。本書以實現高速高可靠性的數字系統設計為目標，以完全同步式電路為基礎，從技術實現的角度介紹ASIC邏輯電路設計技術。內容包括：邏輯門電路、邏輯壓縮、組合電路、Johnson計數器、定序器設計及應用等，并介紹了實現最佳設計的各種工程設計方法。 本書可供信息工程、電子工程、微電子技術、計算技術、控制工程等領域的高等院校師生及工程技術人員、研制開發人員學習參考。 目錄 -------------------------------------------------------------------------------- 第1章 ASIC=同步式設計=更高可靠性設計方法的實現 1.1 面向高性能系統的設計 1.2 同步電路的不足 1.3 同步電路設計 1.4 ASIC機能設計方法有待思考的地方 第2章 邏輯門電路詳解 2.1 邏輯門電路的最基本的知識 2.2 加法電路及其構成方法 2.3 其他輸入信號為３位的邏輯單元 2.4 復合邏輯門電路的調整 第3章 邏輯壓縮與奎恩·麥克拉斯基法 3.1 除去玻色項的方法 3.2 奎恩·麥克拉斯基法 第4章 組合電路設計 4.1 選擇器、解碼器、編碼器 4.2 比較和運算電路的設計 第5章 計數器電路的設計 5.1 計數器設計的基礎 5.2 各種各樣的計數器設計 5.3 LFSR(M系列發生器)的設計 第6章 江遜計數器 6.1 設計高可靠性的江遜計數器 6.2 沖刷順序的組成 第7章 定序器設計 7.1 定序器電路設計的基礎知識 7.2 把江遜計數器制作成狀態機 7.3 一比特熱位狀態機與江遜狀態機 7.4 跳躍動作的設計 第8章 定序器的高可靠化技術 8.1 高可靠性定序器概述 8.2 關注高可靠性江遜狀態機 第9章 定序器的應用設計 9.1 軟件處理與硬件處理 9.2 自動扶梯的設計 9.3 信號機的設計 9.4 數碼存錢箱的設計 9.5 數字鎖相環的設計 第10章 實現最佳設計的方法 10.1 如何杜絕運行錯誤的產生 10.2 16位乘法器的電路整定 10.3 冒泡分類器（bubble sorter）的電路設定 參考文獻
上傳時間： 2013-06-15
上傳用戶：龍飛艇
十多年來，隨著信息技術、電子技術和通訊技術的發展，嵌入式系統已經獲得了空前的應用和發展。隨著嵌入式應用系統功能復雜度的提高、對軟件產品的非功能約束的特別關注以及由于市場的激烈競爭導致嵌入式軟件推出周期的縮短，都使得嵌入式軟件開發人員面臨著嚴峻的危機和挑戰。傳統的結構化開發方法已經顯得力不從心，于是嵌入式軟件開發人員在軟件開發中引入了目前較為流行的“面向對象方法(OO)”，．但是目前對該方法的應用還只是停留在傳統的以編程為中心的嵌入式軟件開發方法上，不能很好地保證軟件復用和代碼的重用，因此難以滿足市場對嵌入式軟件開發效率和開發質量的要求。 本課題的研究內容是應用面向對象方法的框架技術，對嵌入式系統領域的專有結構組件進行封裝，創新性地提出了面向嵌入式系統領域的通用實時框架ARTIC(Abstract real-time contrO1)。ARTIC框架除了具有框架的共有優點一最大限度實現軟件重用外，最突出的是具備以下兩個特點： 1、功能和非功能的分離 在應用面向對象的技術時，傳統的嵌入式軟件開發方法關注的重點是軟件結構和功能分解，、忽略了嵌入式環境下特殊的非功能性要求。為了在實現系統功能需求的同時，保證軟件系統的非功能性需求的實現，ARTIC框架引入了面向方面的思想，、把系統的非功能性需求從功能模塊中分離出來，為它們單獨設計組件。開發人員在應用該框架進行嵌入式軟件設計時，只需要關注功能需求的實現，對于實時性、調度等非功能需求的實現可以通過調用ARTIC提供的時間管理模型和任務調度模型直接實現。 2、基于狀態機的主動對象設計模式 根據嵌入式系統通常由多個控制線程組成的特點，應用基于狀態機的主動對象設計模式，把嵌入式軟件系統構建成多個主動對象的緝合。相對于傳統的面向對象方法，本文提出的主動對象的最大特點在于：它提供對事件隊列、控制線程和表示主動對象動態行為狀態機等的封裝，并且該模式可以直接支持嵌入式系統的并行性。 ARTIC框架的應用能夠幫助嵌入式軟件的開發人員快速地開發出高質量的嵌入式軟件，除此之外，因為它包含了一個微小的實時操作系統(RTOS) 報包裝，在某些場合可以作為一個簡易的RTOS使用。為了驗證ARTIC的性能，本文將該框架應用于硬幣搬送實時控制系統的開發設計，從該系統的應用中充分體現了ARTIC框架的優點。
上傳時間： 2013-06-21
上傳用戶：cxl274287265
高性能ADC產品的出現，給混合信號測試領域帶來前所未有的挑戰。并行ADC測試方案實現了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。 本文實現了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上，總結了常用ADC參數測試方法和測試流程。使用FPGA實現時域參數評估算法和頻域參數評估算法，并對2個ADC在不同樣本數條件下進行并行測試。 通過在FPGA內部實現ADC測試時域算法和頻域算法相結合的方法來搭建測試系統，完成音頻編解碼器WM8731L的控制模式接口、音頻數據接口、ADC測試時域算法和頻域算法的FPGA實現。整個測試系統使用Angilent 33220A任意信號發生器提供模擬激勵信號，共用一個FPGA內部實現的采樣時鐘控制模塊。并行測試系統將WM8731.L片內的兩個獨立ADC的串行輸出數據分流成左右兩通道，并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現了ADC參數的評估算法。 在樣本數分別為128和4096的實驗條件下，對WM8731L片內2個被測.ADC并行地進行參數評估，被測參數包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數。實驗結果表明，通過在FPGA內配置2個獨立的參數計算模塊，可并行地實現對2個相同ADC的參數評估，減小單個ADC的平均測試時間。 FPGA片內實時評估算法的實現節省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統。 關鍵詞：ADC測試；并行；參數評估；FPGA；FFT
上傳時間： 2013-07-11
上傳用戶：tdyoung
Linux內核在S3C2440上移植的方法
上傳時間： 2013-07-12
上傳用戶：WANGLIANPO
擴頻通信系統與常規的通信系統相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優點，在近年來得到了迅速的發展。論文針對直擴通信系統中偽碼和載波同步問題而展開，研究了直擴系統的結構、性能及完成了相關參數的計算，改進了包絡算法，設計了解擴和解調器，最后用ISE9.1實現了解擴和解調器的仿真波形，驗證了設計的正確性。 論文研究了擴頻通信系統的特點、國內外發展現狀及理論基礎，完成了DS-QPSK接收機的解擴器和解調器的設計與實現。解擴器主要圍繞著偽碼的捕獲與跟蹤這一核心，分析了解擴器的結構、性能及其完成了相關參數的計算，完成了數字下變頻器、偽碼發生電路、偽碼相關積分提取電路、多通道快碼捕獲電路、偽碼跟蹤鑒相電路、偽碼時鐘調整電路的設計，并在ISE9.1編程綜合得到仿真結果，驗證了設計的正確性。由于相關積分包絡算法是整個系統的基礎和核心，為了減少時延和系統所占硬件資源，改進了包絡算法并得到了仿真驗證。結果表明，它不但減少了硬件資源的占用、縮短了延時，而且對整個系統的優化起著決定性的作用。論文給出了偽碼同步的仿真結果及資源占用情況，有力地說明了解擴器占用資源少、時延短等特點。 解調器研究了頻偏及載波相位誤差對信號的影響及同步方案，完成了數控振蕩器、反正切鑒頻器、環路濾波器的設計并得到了相關的仿真波形，實現了載波的跟蹤，給出了仿真結果及資源占用情況，對系統實現過程中的一些經驗進行了總結。最后是對論文工作的一些總結和對今后工作的展望。
上傳時間： 2013-06-13
上傳用戶：924484786
在圖像處理、數據傳輸、雷達接收等現代信號處理領域，對信號處理的穩定性、實時性和靈活性都有很高的要求。FIR數字濾波器因其線性相位特性滿足了現代信號處理領域對濾波器的高性能要求，成為應用最廣泛的數字濾波器之一。高密度的FPGA兼顧實時性和靈活性，為FIR數字濾波器的實現提供了強大的硬件支持。 現今FIR數字濾波器的FPGA實現方法中最常用的是基于DA的實現方法和基于CSD編碼的實現方法，本文對這兩種實現方法進行了深入的探討，并進行了一定的改進。本論文所做的主要工作和創新如下： 1、對FIR數字濾波器的硬件實現方法進行了理論研究，其中著重對并行FIR數字濾波器的實現方法進行了深入探討并提出了一個改進的實現方法：基于CSD-DA的改進實現方法。這個實現方法在一定情況下比單純的基于CSD編碼的實現方法和基于DA的實現方法都要節約芯片面積。 2、經過電路建模和數學推導提出了“CSD-DA擇優比較法”。該比較法可以從基于CSD編碼的實現方法、基于DA的實現方法以及基于CSD-DA的改進實現方法中較精確的選擇出最佳實現方法。 3、用Cyclone EPEC6Q240C8芯片和音頻編解碼芯片TLV320AIC23B實現了一個可以濾除音頻信號中高頻噪聲的音頻FIR數字低通濾波器。
上傳時間： 2013-06-07
上傳用戶：zhangyi99104144
全球定位系統(Global Positioning System—GPS)是新一代衛星導航定位系統，具有全球、全天候、連續、高精度導航與定位功能，能夠為廣大用戶提供精確的三維坐標、速度和時間信息。因此，GPS系統被廣泛地應用于生活中的各個領域。GPS系統用戶主要是各種型號的接收機，而捕獲跟蹤技術是接收機的關鍵技術，同時也是一個技術難點。在GPS接收機中，導航電文是用戶定位和導航的數據基礎，為了得到導航電文必須要對GPS信號進行捕獲跟蹤。本文詳細研究了GPS信號捕獲跟蹤技術，并進行了FPGA設計。 @@ 本文首先概述了GPS系統信號結構和GPS接收機工作原理，對GPS信號調制機理進行詳細地闡述，重點分析了C/A碼生成原理和特性。 @@ 其次敘述了GPS信號捕獲的基礎理論，重點研究時域滑動相關捕獲方法，深入分析其算法和性能。用MATLAB中Simulink軟件包搭建了可自由修改參數的GPS中頻發生器，并在此平臺上，對GPS信號時域滑動相關捕獲算法進行仿真與分析。 @@ 接著重點研究了GPS信號跟蹤技術，系統分析碼跟蹤環路和載波跟蹤環路結構框圖以及算法。在碼跟蹤環路方面，選用并分析了能分離載波的非相干超前滯后碼鎖定環的工作機理。在載波跟蹤環路中選用對導航電文數據相位翻轉不敏感的科斯塔斯環，并用數學模型分析GPS信號的解調過程。之后對整個跟蹤環路進行MATLAB仿真，結果表明環路參數設計滿足要求，并能成功解調出GPS導航電文。 @@ 最后本文在QuartusII環境下完成對GPS信號捕獲跟蹤系統的FPGA設計。根據對相關器硬件結構框架，對算法中各個模塊的實現進行詳細的說明，包括頂層設計到CA碼、NCO等重要模塊設計，并給出了仿真結果。 @@關鍵詞：GPS接收機；捕獲；跟蹤；MATLAB仿真：FPGA
上傳時間： 2013-06-16
上傳用戶：jacking
