針對傳統(tǒng)的Max-Log-Map譯碼算法時效性差、存儲空間開銷大的特點，本文對傳統(tǒng)的Max-Log-Map譯碼算法進行了改進。改進的算法對前、后向度量使用了蝶形結(jié)構(gòu)圖，便于DSP實現(xiàn)；將原始幀均分為多個子塊，設(shè)計子塊間的并行運算以減小系統(tǒng)延遲；子塊內(nèi)采取進一步地優(yōu)化措施，以減小數(shù)據(jù)存儲量并提高譯碼速率。在DSP C6416平臺上的仿真結(jié)果表明了算法的可實現(xiàn)性與可靠性。
標(biāo)簽： Max-Log-Map DSP 譯碼算法
上傳時間： 2013-11-08
上傳用戶：a296386173
文中基于帶通信號的低通等效原理,采用數(shù)字希爾伯特濾波器實現(xiàn)了數(shù)字包絡(luò)檢波器,并在CCS中實現(xiàn)了軟件調(diào)試。其中,通過使用LinkforCCS和DSP的函數(shù)庫DSPLIB縮短了程序的開發(fā)時間,提高了算法的實現(xiàn)效率。
標(biāo)簽： DSP 數(shù)字 調(diào)幅解調(diào)器 算法
上傳時間： 2013-10-09
上傳用戶：gaoqinwu
摘要：簡要介紹了CCS軟件的主要功能，利用CCS軟件，設(shè)計數(shù)字信號處理實驗課程，實現(xiàn)了FFT算法的譜分析和FIR濾波器。
上傳時間： 2013-10-22
上傳用戶：huanglang
DSP算法大全C語言版本
上傳時間： 2013-10-27
上傳用戶：zhyiroy
現(xiàn)實世界中有很多問題，它的機理較簡單，用靜態(tài),線性或邏輯的方法即可建立模型，使用初等的數(shù)學(xué)方法，即可求解，我們稱之為初等數(shù)學(xué)模型。本章主要介紹有關(guān)自然數(shù)，比例關(guān)系，狀態(tài)轉(zhuǎn)移，及量剛分析等建模例子，這些問題的巧妙的分析處理方法，可使讀者達(dá)到舉一反三，開拓思路，提高分析, 解決實際問題的能力。 在人們的生產(chǎn)實踐中，經(jīng)常會遇到如何利用現(xiàn)有資源來安排生產(chǎn)，以取得最大經(jīng)濟效益的問題。此類問題構(gòu)成了運籌學(xué)的一個重要分支—數(shù)學(xué)規(guī)劃，而線性規(guī)劃(Linear Programming 簡記LP)則是數(shù)學(xué)規(guī)劃的一個重要分支。自從1947年G. B. Dantzig 提出求解線性規(guī)劃的單純形方法以來，線性規(guī)劃在理論上趨向成熟，在實用中日益廣泛與深入。特別是在計算機能處理成千上萬個約束條件和決策變量的線性規(guī)劃問題之后，線性規(guī)劃的適用領(lǐng)域更為廣泛了，已成為現(xiàn)代管理中經(jīng)常采用的基本方法之一。 如果目標(biāo)函數(shù)或約束條件中包含非線性函數(shù)，就稱這種規(guī)劃問題為非線性規(guī)劃問題。一般說來，解非線性規(guī)劃要比解線性規(guī)劃問題困難得多。而且，也不象線性規(guī)劃有單純形法這一通用方法，非線性規(guī)劃目前還沒有適于各種問題的一般算法，各個方法都有自己特定的適用范圍。 下面通過實例歸納出非線性規(guī)劃數(shù)學(xué)模型的一般形式，介紹有關(guān)非線性規(guī)劃的基本概念。
標(biāo)簽： matlab 數(shù)學(xué)建模 教程 編程
上傳時間： 2013-10-19
上傳用戶：lunshaomo
在數(shù)字濾波器中，F(xiàn)IR濾波器是一種結(jié)構(gòu)簡單且總是穩(wěn)定的濾波器，同時也只有FIR濾波器擁有線性相位的特性。傳統(tǒng)的直接型濾波器運算速度過慢，而改進型的DA結(jié)構(gòu)的濾波器需要過高的芯片面積消耗大量的邏輯資源很難達(dá)到運算速度以及邏輯資源節(jié)約的整體優(yōu)化。本文提出了一種基于RAG算法的FIR濾波器，與傳統(tǒng)的基于DA算法的濾波器結(jié)構(gòu)的濾波器相比，RAG算法簡化了FIR濾波器乘法模塊的結(jié)構(gòu)，減少了邏輯資源的消耗和硬件實現(xiàn)面積，提高了計算速度。本文設(shè)計的16階FIR濾波器用VerilogHDL進行描述，并綜合到Altera公司的CycloneⅡ系列FPGA中。仿真實驗表明基于RAG算法的FIR濾波器達(dá)到了邏輯資源的節(jié)約和運算速度的提高的整體優(yōu)化效果。
標(biāo)簽： FPGA FIR 濾波器 優(yōu)化算法
上傳時間： 2014-12-28
上傳用戶：feilinhan
算法設(shè)計到硬件邏輯的實現(xiàn) - 實驗練習(xí)與Verilog語法手冊
標(biāo)簽： Verilog 算法設(shè)計 硬件 實驗
上傳時間： 2014-01-27
上傳用戶：dddddd55
同步技術(shù)是跳頻系統(tǒng)的核心。本文針對FPGA的跳頻系統(tǒng)，設(shè)計了一種基于獨立信道法，同步字頭法和精準(zhǔn)時鐘相結(jié)合的快速同步方法，同時設(shè)計了基于雙圖案的改進型獨立信道法，同步算法協(xié)議，協(xié)議幀格式等。該設(shè)計使用VHDL硬件語言實現(xiàn)，采用Altera公司的EP3C16E144C8作為核心芯片，并在此硬件平臺上進行了功能驗證。實際測試表明，該快速同步算法建立時間短、同步穩(wěn)定可靠。
標(biāo)簽： FPGA 跳頻系統(tǒng) 同步算法
上傳時間： 2013-10-21
上傳用戶：JIMMYCB001
基于FFT算法的FPGA實現(xiàn)報告
上傳時間： 2014-01-22
上傳用戶：363186
基于FPGA的FFT算法實現(xiàn)
上傳時間： 2014-12-28
上傳用戶：chongchongsunnan
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
