亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

行業(yè)(yè)標(biāo)(biāo)準(zhǔn)(zhǔn)

  • 匯編語言教程.rar

    一本很好的匯編語言教程,跟大家一起分享 課程介紹 第1章 預(yù)備知識(shí)  1.1 匯編語言的由來及其特點(diǎn)   1 機(jī)器語言   2 匯編語言   3 匯編程序   4 匯編語言的主要特點(diǎn)   5 匯編語言的使用領(lǐng)域  1.2 數(shù)據(jù)的表示和類型   1 數(shù)值數(shù)據(jù)的表示   2 非數(shù)值數(shù)據(jù)的表示   3 基本的數(shù)據(jù)類型  1.3 習(xí)題 第2章 CPU資源和存儲(chǔ)器  2.1 寄存器組   1 寄存器組   2 通用寄存器的作用   3 專用寄存器的作用  2.2 存儲(chǔ)器的管理模式   1 16位微機(jī)的內(nèi)存管理模式   2 32位微機(jī)的內(nèi)存管理模式  2.3 習(xí)題 第3章 操作數(shù)的尋址方式  3.1 立即尋址方式  3.2 寄存器尋址方式  3.3 直接尋址方式  3.4 寄存器間接尋址方式  3.5 寄存器相對(duì)尋址方式  3.6 基址加變址尋址方式  3.7 相對(duì)基址加變址尋址方式  3.8 32位地址的尋址方式  3.9 操作數(shù)尋址方式的小結(jié)  3.10 習(xí)題 第4章 標(biāo)識(shí)符和表達(dá)式  4.1 標(biāo)識(shí)符  4.2 簡(jiǎn)單內(nèi)存變量的定義   1 內(nèi)存變量定義的一般形式   2 字節(jié)變量   3 字變量   4 雙字變量   5 六字節(jié)變量   6 八字節(jié)變量   7 十字節(jié)變量  4.3 調(diào)整偏移量偽指令   1 偶對(duì)齊偽指令   2 對(duì)齊偽指令   3 調(diào)整偏移量偽指令   4 偏移量計(jì)數(shù)器的值  4.4 復(fù)合內(nèi)存變量的定義   1 重復(fù)說明符   2 結(jié)構(gòu)類型的定義   3 聯(lián)合類型的定義   4 記錄類型的定義   5 數(shù)據(jù)類型的自定義  4.5 標(biāo)號(hào)  4.6 內(nèi)存變量和標(biāo)號(hào)的屬性   1 段屬性操作符   2 偏移量屬性操作符   3 類型屬性操作符   4 長(zhǎng)度屬性操作符   5 容量屬性操作符   6 強(qiáng)制屬性操作符   7 存儲(chǔ)單元?jiǎng)e名操作符  4.7 表達(dá)式   1 進(jìn)制偽指令   2 數(shù)值表達(dá)式   3 地址表達(dá)式  4.8 符號(hào)定義語句   1 等價(jià)語句   2 等號(hào)語句   3 符號(hào)名定義語句  4.9 習(xí)題 第5章 微機(jī)CPU的指令系統(tǒng)  5.1 匯編語言指令格式   1 指令格式   2 了解指令的幾個(gè)方面  5.2 指令系統(tǒng)   1 數(shù)據(jù)傳送指令   2 標(biāo)志位操作指令   3 算術(shù)運(yùn)算指令   4 邏輯運(yùn)算指令   5 移位操作指令   6 位操作指令   7 比較運(yùn)算指令   8 循環(huán)指令   9 轉(zhuǎn)移指令   10 條件設(shè)置字節(jié)指令   11 字符串操作指令   12 ASCII-BCD碼調(diào)整指令   13 處理器指令  5.3 習(xí)題 第6章 程序的基本結(jié)構(gòu)  6.1 程序的基本組成   1 段的定義   2 段寄存器的說明語句   3 堆棧段的說明   4 源程序的結(jié)構(gòu)  6.2 程序的基本結(jié)構(gòu)   1 順序結(jié)構(gòu)   2 分支結(jié)構(gòu)   3 循環(huán)結(jié)構(gòu)  6.3 段的基本屬性   1 對(duì)齊類型   2 組合類型   3 類別   4 段組  6.4 簡(jiǎn)化的段定義   1 存儲(chǔ)模型說明偽指令   2 簡(jiǎn)化段定義偽指令   3 簡(jiǎn)化段段名的引用  6.5 源程序的輔助說明偽指令   1 模塊名定義偽指令   2 頁(yè)面定義偽指令   3 標(biāo)題定義偽指令   4 子標(biāo)題定義偽指令  6.6 習(xí)題 第7章 子程序和庫(kù)  7.1 子程序的定義  7.2 子程序的調(diào)用和返回指令   1 調(diào)用指令   2 返回指令  7.3 子程序的參數(shù)傳遞   1 寄存器傳遞參數(shù)   2 存儲(chǔ)單元傳遞參數(shù)   3 堆棧傳遞參數(shù)  7.4 寄存器的保護(hù)與恢復(fù)  7.5 子程序的完全定義   1 子程序完全定義格式   2 子程序的位距   3 子程序的語言類型   4 子程序的可見性   5 子程序的起始和結(jié)束操作   6 寄存器的保護(hù)和恢復(fù)   7 子程序的參數(shù)傳遞   8 子程序的原型說明   9 子程序的調(diào)用偽指令   10 局部變量的定義  7.6 子程序庫(kù)   1 建立庫(kù)文件命令   2 建立庫(kù)文件舉例   3 庫(kù)文件的應(yīng)用   4 庫(kù)文件的好處  7.7 習(xí)題 第8章 輸入輸出和中斷  8.1 輸入輸出的基本概念   1 I/O端口地址   2 I/O指令  8.2 中斷   1 中斷的基本概念   2 中斷指令   3 中斷返回指令   4 中斷和子程序  8.3 中斷的分類   1 鍵盤輸入的中斷功能   2 屏幕顯示的中斷功能   3 打印輸出的中斷功能   4 串行通信口的中斷功能   5 鼠標(biāo)的中斷功能   6 目錄和文件的中斷功能   7 內(nèi)存管理的中斷功能   8 讀取和設(shè)置中斷向量  8.4 習(xí)題 第9章 宏  9.1 宏的定義和引用   1 宏的定義   2 宏的引用   3 宏的參數(shù)傳遞方式   4 宏的嵌套定義   5 宏與子程序的區(qū)別  9.2 宏參數(shù)的特殊運(yùn)算符   1 連接運(yùn)算符   2 字符串整體傳遞運(yùn)算符   3 字符轉(zhuǎn)義運(yùn)算符   4 計(jì)算表達(dá)式運(yùn)算符  9.3 與宏有關(guān)的偽指令   1 局部標(biāo)號(hào)偽指令   2 取消宏定義偽指令   3 中止宏擴(kuò)展偽指令  9.4 重復(fù)匯編偽指令   1 偽指令REPT   2 偽指令I(lǐng)RP   3 偽指令I(lǐng)RPC  9.5 條件匯編偽指令   1 條件匯編偽指令的功能   2 條件匯編偽指令的舉例  9.6 宏的擴(kuò)充   1 宏定義形式   2 重復(fù)偽指令REPEAT   3 循環(huán)偽指令WHILE   4 循環(huán)偽指令FOR   5 循環(huán)偽指令FORC   6 轉(zhuǎn)移偽指令GOTO   7 宏擴(kuò)充的舉例   8 系統(tǒng)定義的宏  9.7 習(xí)題 第10章 應(yīng)用程序的設(shè)計(jì)  10.1 字符串的處理程序  10.2 數(shù)據(jù)的分類統(tǒng)計(jì)程序  10.3 數(shù)據(jù)轉(zhuǎn)換程序  10.4 文件操作程序  10.5 動(dòng)態(tài)數(shù)據(jù)的編程  10.6 COM文件的編程  10.7 駐留程序  10.8 程序段前綴及其應(yīng)用   1 程序段前綴的字段含義   2 程序段前綴的應(yīng)用  10.9 習(xí)題 第11章 數(shù)值運(yùn)算協(xié)處理器  11.1 協(xié)處理器的數(shù)據(jù)格式   1 有符號(hào)整數(shù)   2 BCD碼數(shù)據(jù)   3 浮點(diǎn)數(shù)  11.2 協(xié)處理器的結(jié)構(gòu)  11.3 協(xié)處理器的指令系統(tǒng)   1 操作符的命名規(guī)則   2 數(shù)據(jù)傳送指令   3 數(shù)學(xué)運(yùn)算指令   4 比較運(yùn)算指令   5 超越函數(shù)運(yùn)算指令   6 常數(shù)操作指令   7 協(xié)處理器控制指令  11.4 協(xié)處理器的編程舉例  11.5 習(xí)題 第12章 匯編語言和C語言  12.1 匯編語言的嵌入  12.2 C語言程序的匯編輸出  12.3 一個(gè)具體的例子  12.4 習(xí)題 附錄

    標(biāo)簽: 匯編語言 教程

    上傳時(shí)間: 2013-07-05

    上傳用戶:hw1688888

  • 基于FPGA的SCI串行通信接口的研究與實(shí)現(xiàn).rar

    國(guó)家863項(xiàng)目“飛行控制計(jì)算機(jī)系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計(jì)符合CPCI總線標(biāo)準(zhǔn)的FC通信卡。本課題是這個(gè)項(xiàng)目的進(jìn)一步引伸,用于設(shè)計(jì)SCI串行通信接口,以實(shí)現(xiàn)環(huán)上多計(jì)算機(jī)系統(tǒng)間的高速串行通信。 本文以此項(xiàng)目為背景,對(duì)基于FPGA的SCI串行通信接口進(jìn)行研究與實(shí)現(xiàn)。論文先概述SCI協(xié)議,接著對(duì)SCI串行通信接口的兩個(gè)模塊:SCI節(jié)點(diǎn)模型模塊和CPCI總線接口模塊的功能和實(shí)現(xiàn)進(jìn)行了詳細(xì)的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進(jìn)程、旁路FIFO、接受和發(fā)送存儲(chǔ)器、地址解碼、MUX。在SCI節(jié)點(diǎn)模型的實(shí)現(xiàn)上,利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實(shí)現(xiàn)主機(jī)之間的高速串行通信,并利用Aurora IP核實(shí)現(xiàn)了Aurora鏈路層協(xié)議;設(shè)計(jì)一個(gè)同步FIFO實(shí)現(xiàn)旁路FIFO;利用FPGA上的塊RAM實(shí)現(xiàn)發(fā)送和接收存儲(chǔ)器;中斷進(jìn)程、地址解碼和多路復(fù)合分別在控制邏輯中實(shí)現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個(gè)部分。本課題中,采用FPGA+PCI軟核的方法來實(shí)現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁:PCI核的配置模塊負(fù)責(zé)對(duì)PCI核進(jìn)行配置,得到用戶需要的PCI核;用戶邏輯模塊負(fù)責(zé)實(shí)現(xiàn)整個(gè)通信接口具體的內(nèi)部邏輯功能;并引入中斷機(jī)制來提高SCI通信接口與主機(jī)之間數(shù)據(jù)交換的速率。 設(shè)計(jì)選用硬件描述語言VerilogHDL和VHDL,在開發(fā)工具Xilinx ISE7.1中完成整個(gè)系統(tǒng)的設(shè)計(jì)、綜合、布局布線,利用Modelsim進(jìn)行功能及時(shí)序仿真,使用DriverWorks為SCI串行通信接口編寫WinXP下的驅(qū)動(dòng)程序,用VC++6.0編寫相應(yīng)的測(cè)試應(yīng)用程序。最后,將FPGA設(shè)計(jì)下載到FC通信卡中運(yùn)行,并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證,運(yùn)行結(jié)果正常。 文章最后分析傳輸性能上的原因,指出工作中的不足之處和需要進(jìn)一步完善的地方。

    標(biāo)簽: FPGA SCI 串行通信接口

    上傳時(shí)間: 2013-04-24

    上傳用戶:竺羽翎2222

  • 基于FPGAHDL的隨機(jī)讀寫I2C串行總線接口電路設(shè)計(jì).rar

    I2C(Inter Integrated Circuits)是Philips公司開發(fā)的用于芯片之間連接的串行總線,以其嚴(yán)格的規(guī)范、卓越的性能、簡(jiǎn)便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應(yīng)用并受到普遍的歡迎。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快,在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用Verilog/FPGA來實(shí)現(xiàn)一個(gè)隨機(jī)讀/寫的I2C接口電路,實(shí)現(xiàn)與外圍I2C接口器件E2PROM進(jìn)行數(shù)據(jù)通信,實(shí)現(xiàn)讀、寫等功能,傳輸速率實(shí)現(xiàn)為100KBps。在Modelsim6.0仿真軟件環(huán)境中進(jìn)行仿真,在Xilinx公司的ISE9.li開發(fā)平臺(tái)上進(jìn)行了下載,搭建外圍電路,用Agilem邏輯分析儀進(jìn)行數(shù)據(jù)采集,分析測(cè)試結(jié)果。 首先,介紹了微電子設(shè)計(jì)的發(fā)展概況以及設(shè)計(jì)流程,重點(diǎn)介紹了HDL/FPGA的設(shè)計(jì)流程。其次,對(duì)I2C串行總線進(jìn)行了介紹,重點(diǎn)說明了總線上的數(shù)據(jù)傳輸格式并對(duì)所使用的AT24C02 E2PROM存儲(chǔ)器的讀/寫時(shí)序作了介紹。第三,基于Verilog _HDL設(shè)計(jì)了隨機(jī)讀/寫的I2C接口電路、測(cè)試模塊和顯示電路;接口電路由同步有限狀態(tài)機(jī)(FSM)來實(shí)現(xiàn);測(cè)試模塊首先將數(shù)據(jù)寫入到AT24C02的指定地址,接著將寫入的數(shù)據(jù)讀出,并將兩個(gè)數(shù)據(jù)顯示在外圍LED數(shù)碼管和發(fā)光二極管上,從而直觀地比較寫入和輸出的數(shù)據(jù)的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四,用Agilent邏輯分析儀進(jìn)行傳輸數(shù)據(jù)的采集,分析數(shù)據(jù)傳輸?shù)臅r(shí)序,從而驗(yàn)證電路設(shè)計(jì)的正確性。最后,論文對(duì)所取得的研究成果進(jìn)行了總結(jié),并展望了下一步的工作。

    標(biāo)簽: FPGAHDL I2C 隨機(jī)

    上傳時(shí)間: 2013-06-27

    上傳用戶:liuchee

  • 視頻格式轉(zhuǎn)換算法研究及FPGA實(shí)現(xiàn)——去隔行、幀頻轉(zhuǎn)換、分辨率變換.rar

    在當(dāng)今的廣播系統(tǒng)中,絕大部分的視頻信號(hào)是隔行采樣的。采用這種掃描格式,能夠大幅度地減少視頻的帶寬,但也會(huì)引起彩色爬行、畫面閃爍、邊緣模糊及鋸齒等現(xiàn)象。這種缺陷經(jīng)人尺寸屏幕放大后就更加明顯。為改善畫面的視覺效果,去隔行技術(shù)應(yīng)運(yùn)而生。同時(shí),視頻信號(hào)本身的低幀頻也會(huì)導(dǎo)致行抖動(dòng)、線爬行以及大面積閃爍等視覺效果上的缺陷。增加掃描頻率會(huì)把這些視覺缺陷搬移到人眼不敏感的高頻區(qū)域上去從而產(chǎn)生較好的主觀圖象質(zhì)量。而為了適應(yīng)不同顯示終端以及對(duì)圖像大小變化的要求就必須對(duì)原始信號(hào)分辨率即每幀行數(shù)和每行像素?cái)?shù)進(jìn)行變換。因此去隔行、幀頻轉(zhuǎn)換、分辨率變換成為視頻格式轉(zhuǎn)換的基本內(nèi)容。 FPGA 的出現(xiàn)是VLSI技術(shù)和EDA技術(shù)發(fā)展的結(jié)果。FPGA器件集成度高、體積小,具有通過用戶編程實(shí)現(xiàn)專門應(yīng)用的功能。它允許電路設(shè)計(jì)者利用基于計(jì)算機(jī)的開發(fā)平臺(tái),經(jīng)過設(shè)計(jì)輸入、仿真、測(cè)試和校驗(yàn),直到達(dá)到預(yù)期的結(jié)果。使用FPGA器件可以大大縮短系統(tǒng)的研制周期,減少資金投入。另外采用FPGA器件可以將原來的電路板級(jí)產(chǎn)品集成芯片級(jí)產(chǎn)品,從而降低了功耗,提高了可靠性,同時(shí)還可以很方便的對(duì)設(shè)計(jì)進(jìn)行在線修改。 該文在介紹了視頻格式轉(zhuǎn)換中的主要算法后,重點(diǎn)對(duì)去隔行、幀頻轉(zhuǎn)換、分辨率變換的FPGA綜合實(shí)現(xiàn)方案進(jìn)行了由簡(jiǎn)單到復(fù)雜的深入研究,分別給出了最簡(jiǎn)解決方案、基于非線性算法的解決方案和基于運(yùn)動(dòng)補(bǔ)償?shù)慕鉀Q方案。最簡(jiǎn)解決方案利用線性算法將去隔行,幀頻轉(zhuǎn)換,分辨率變換三項(xiàng)處理同時(shí)實(shí)現(xiàn),達(dá)到FPGA內(nèi)部資源和外部RAM耗用量都為最小的要求,是后續(xù)復(fù)雜方案的基礎(chǔ)。其中去隔行采用場(chǎng)合并方式,幀頻轉(zhuǎn)換采用幀重復(fù)方式,分辨率變換采用均勻插值方式。基于非線性算法的解決方案中加入了對(duì)靜止區(qū)域的判斷,靜止區(qū)域的輸出像素值直接選用相應(yīng)位置的已存輸入數(shù)據(jù),非靜止區(qū)域的輸出像素值通過對(duì)已存輸入數(shù)據(jù)進(jìn)行非線性運(yùn)算得出。基于運(yùn)動(dòng)補(bǔ)償?shù)慕鉀Q方案在對(duì)靜止區(qū)域進(jìn)行判斷和處理的基礎(chǔ)上,對(duì)欲生成的變頻后的場(chǎng)間插值幀進(jìn)行運(yùn)動(dòng)估計(jì),根據(jù)運(yùn)動(dòng)矢量得出非靜止區(qū)域的輸出像素值。其中為求得輸入場(chǎng)間相應(yīng)時(shí)間位置上的插值幀輸出數(shù)據(jù),該方案采用了自定義的前后向塊匹配運(yùn)動(dòng)估計(jì)方式,通過對(duì)三步搜索算法的高效實(shí)現(xiàn),將SAD 值進(jìn)行比較得出運(yùn)動(dòng)矢量。

    標(biāo)簽: FPGA 視頻格式轉(zhuǎn)換 算法研究

    上傳時(shí)間: 2013-07-19

    上傳用戶:米卡

  • TMS320系列DSP與C51單片機(jī)之間一種全新串行通信模式.rar

    單片機(jī)與DSP之間通信問題一直是大家關(guān)注得焦點(diǎn),目前已出現(xiàn)的不少解決方案但大多針對(duì)于5V工作電壓的DSP系 統(tǒng),筆者對(duì)諸方案進(jìn)行詳細(xì)比較分析,發(fā)現(xiàn)多數(shù)并未從根本上解決不同系統(tǒng)之間通信的電平轉(zhuǎn)換問題,面對(duì)工作電壓并不唯一的 DSP芯片系列,在此提出一種全新的串行通信模式,經(jīng)濟(jì)有效地解決了通信中電平轉(zhuǎn)換問題可靠地實(shí)現(xiàn)數(shù)據(jù)交換,并且在實(shí)際開發(fā) 的直流無刷電機(jī)變頻器人機(jī)界面與控制核心TMS320LF2407 DSP之間串行通信中驗(yàn)證了其可行性。

    標(biāo)簽: TMS 320 DSP C51

    上傳時(shí)間: 2013-07-18

    上傳用戶:abc123456.

  • 基于FPGA的串行通信實(shí)現(xiàn)與CRC校驗(yàn).rar

    目前電力系統(tǒng)正朝著設(shè)備數(shù)字化和網(wǎng)絡(luò)互聯(lián)化的方向發(fā)展,電力系統(tǒng)的行為也將會(huì)越來越復(fù)雜。作為電網(wǎng)故障分析必不可少的故障錄波器,電網(wǎng)的日趨復(fù)雜化對(duì)其性能提出了更高的要求。FPGA技術(shù)和嵌入式系統(tǒng)的發(fā)展為故障錄波器的性能改善提供了必要條件。 本文首先提出了一種基于以上技術(shù)的高性能分布式輸電線路故障錄波器的實(shí)現(xiàn)方案,簡(jiǎn)要分析了其軟硬件結(jié)構(gòu)和功能;接著針對(duì)故障錄波裝置中數(shù)據(jù)采集的高精度、高速度問題,提出了基于FPGA和AD7656的數(shù)據(jù)采集單元的設(shè)計(jì)方案;針對(duì)大容量故障數(shù)據(jù)的存儲(chǔ)問題,設(shè)計(jì)了在內(nèi)嵌PowerPC微處理器的FPGA上實(shí)現(xiàn)SDRAM控制器的方案,并運(yùn)用modelsim6.0仿真工具對(duì)設(shè)計(jì)的SDRAM控制器進(jìn)行了仿真;研究了在內(nèi)嵌PowerPC微處理器上構(gòu)建嵌入式系統(tǒng)的問題;最后討論了行波測(cè)距算法在輸電線路故障錄波器中應(yīng)用的相關(guān)問題。

    標(biāo)簽: FPGA CRC 串行

    上傳時(shí)間: 2013-07-17

    上傳用戶:asddsd

  • VC++中實(shí)現(xiàn)PC機(jī)與單片機(jī)的串行通訊

    要:應(yīng)用VC++中的MSComm控件實(shí)現(xiàn)了在工業(yè)控制領(lǐng)域中常用的PC機(jī)與單片機(jī)的異步串行通訊。使用M~omm控件編程簡(jiǎn)單,能夠滿足串行通訊的要求,對(duì)于工業(yè)監(jiān)控系統(tǒng)和數(shù)據(jù)采集系統(tǒng)都是非常有用的參考。

    標(biāo)簽: VC PC機(jī)與單片機(jī) 串行通訊

    上傳時(shí)間: 2013-08-05

    上傳用戶:chuckbassboy

  • 單片機(jī)溫度采集器與PC104分站的串行通信

    單片機(jī)溫度采集器與PC104分站的串行通信:用PC104 模塊組建的礦井變電所采集分站,具有強(qiáng)大的以太網(wǎng)和CAN 總線通信功能。在PC104模塊底板上,設(shè)計(jì)了一個(gè)基于89C2051 單片機(jī)的溫度采集器

    標(biāo)簽: 104 PC 單片機(jī)

    上傳時(shí)間: 2013-07-04

    上傳用戶:xyipie

  • 自動(dòng)檢測(cè)80C51串行通訊中的波特率

    自動(dòng)檢測(cè)80C51串行通訊中的波特率:本文介紹一種在80C51 串行通訊應(yīng)用中自動(dòng)檢測(cè)波特率的方法。按照經(jīng)驗(yàn),程序起動(dòng)后所接收到的第1 個(gè)字符用于測(cè)量波特率。這種方法可以不用設(shè)定難于記憶的開關(guān),還可以

    標(biāo)簽: 80C51 自動(dòng)檢測(cè) 串行通訊 波特率

    上傳時(shí)間: 2013-04-24

    上傳用戶:dyctj

  • 基于運(yùn)動(dòng)補(bǔ)償?shù)娜ジ粜邢到y(tǒng)的研究與FPGA設(shè)計(jì)

    本文采用基于運(yùn)動(dòng)補(bǔ)償?shù)乃惴?對(duì)去隔行系統(tǒng)及其FPGA設(shè)計(jì)作了深入的研究.該系統(tǒng)包括三個(gè)關(guān)鍵模塊運(yùn)動(dòng)估計(jì)模塊是去隔行系統(tǒng)的設(shè)計(jì)重點(diǎn),設(shè)計(jì)為雙向運(yùn)動(dòng)估計(jì),采用菱形快速搜索算法,主要分為計(jì)算和控制兩大部分.計(jì)算部分為SAD計(jì)算模塊,采用累加樹和流水線技術(shù);控制部分根據(jù)菱形搜索算法的第三步搜索的特點(diǎn),對(duì)比較模塊、SAD暫存器等模塊做了具體的設(shè)計(jì).對(duì)于運(yùn)動(dòng)補(bǔ)償模塊采用雙向補(bǔ)償?shù)乃惴?補(bǔ)償精度為半像素.根據(jù)半像素點(diǎn)的位置將運(yùn)動(dòng)補(bǔ)償計(jì)算分為四個(gè)狀態(tài),并通過對(duì)四個(gè)狀態(tài)計(jì)算特點(diǎn)的分析設(shè)計(jì)了加法器的結(jié)構(gòu)復(fù)用.同時(shí)基于視頻數(shù)據(jù)處理的需要,設(shè)計(jì)了四個(gè)具有雙體存儲(chǔ)結(jié)構(gòu)的內(nèi)部緩存器,由FPGA內(nèi)部的嵌入式陣列塊實(shí)現(xiàn).根據(jù)運(yùn)動(dòng)估計(jì)模塊和運(yùn)動(dòng)補(bǔ)償模塊的計(jì)算特點(diǎn),分別對(duì)緩存器的結(jié)構(gòu)、讀寫時(shí)序和列序號(hào)控制進(jìn)行設(shè)計(jì),有效提高了數(shù)據(jù)的存取效率.本文對(duì)于這三個(gè)去隔行系統(tǒng)的關(guān)鍵模塊都給出了RTL級(jí)設(shè)計(jì)和模塊的功能仿真,并在最后一章中給出了去隔行系統(tǒng)的FPGA設(shè)計(jì).

    標(biāo)簽: FPGA 補(bǔ)償 去隔行

    上傳時(shí)間: 2013-06-11

    上傳用戶:han_zh

主站蜘蛛池模板: 洛川县| 同仁县| 策勒县| 托克逊县| 鹤岗市| 隆安县| 嘉兴市| 木兰县| 博野县| 绿春县| 庆元县| 佛冈县| 清原| 体育| 凉山| 海口市| 云林县| 手游| 盈江县| 浦东新区| 临猗县| 衡水市| 长治市| 安宁市| 富顺县| 舟曲县| 金山区| 乌拉特后旗| 余姚市| 安图县| 陇川县| 鄯善县| 新巴尔虎右旗| 库尔勒市| 治多县| 安达市| 运城市| 宜宾县| 绥中县| 措勤县| 宜丰县|