基于FPGA的直接數(shù)字合成器的設(shè)計(jì)與分析的代碼程序,代碼格式為VHDL
標(biāo)簽： FPGA VHDL 代碼 直接數(shù)字合成器
上傳時(shí)間： 2013-09-02
上傳用戶：ifree2016
一個(gè)很好的VHDL實(shí)現(xiàn)的功能模塊程序,希望你可以用的上!
標(biāo)簽： VHDL 模塊 程序
上傳用戶：gxy670166755
dsp下載器cpld程序\r\n感興趣的朋友可以下來
標(biāo)簽： cpld dsp 下載器 程序
上傳用戶：tedo811
采用MaxPlusII寫的一個(gè)小時(shí)鐘程序，也是供初學(xué)參考。呵呵。注///版主，開發(fā)環(huán)境里面沒有MaxPlusII.
標(biāo)簽： MaxPlusII 時(shí)鐘程序
上傳用戶：lo25643
VHDL寫的LMS算法程序。利用本地正弦信號(hào)，根據(jù)LMS算法對(duì)輸入信號(hào)進(jìn)行跟蹤。用以產(chǎn)生和輸入信號(hào)同頻同相的本地信號(hào)。
標(biāo)簽： VHDL LMS 算法 程序
上傳時(shí)間： 2013-09-03
上傳用戶：chenlong
基于FPGA的usb程序，采用VHDL語(yǔ)言編寫。\r\n開發(fā)環(huán)境為ISE或者M(jìn)AXPLUS2。
標(biāo)簽： FPGA usb 程序
上傳用戶：libenshu01
CPLD7256的例子程序，已經(jīng)調(diào)試通過，是學(xué)習(xí)的好資料。
標(biāo)簽： CPLD 7256 程序
上傳用戶：jcljkh
控制面板程序設(shè)計(jì)－在控制面板上加一個(gè)測(cè)試組件
標(biāo)簽： 控制 面板 程序設(shè)計(jì) 測(cè)試
上傳用戶：cuibaigao
lua腳本語(yǔ)言調(diào)用allegro游戲程序庫(kù)的接口。跨平臺(tái)
標(biāo)簽： allegro lua 腳本 游戲程序
上傳時(shí)間： 2013-09-04
上傳用戶：松毓336
設(shè)計(jì)出優(yōu)秀fpga程序的十條戒律，設(shè)計(jì)指導(dǎo)
標(biāo)簽： fpga 程序
上傳用戶：yjj631
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
