采用FPGA 實(shí)現(xiàn)π/ 4 DQPSK調(diào)制器--\r\n北 方 交 通 大 學(xué) 學(xué) 報(bào)
標(biāo)簽： DQPSK FPGA 調(diào)制器
上傳時(shí)間： 2013-08-11
上傳用戶(hù)：stampede
軟件無(wú)線(xiàn)電中數(shù)字上下變頻器研究與實(shí)現(xiàn)，適合通信專(zhuān)業(yè)人員參考
標(biāo)簽： 軟件無(wú)線(xiàn)電 數(shù)字 下變頻
上傳時(shí)間： 2013-08-12
上傳用戶(hù)：1234321@q
基于FPGA的軟件無(wú)線(xiàn)電調(diào)制解調(diào)器的設(shè)計(jì)和實(shí)現(xiàn)
標(biāo)簽： FPGA 軟件無(wú)線(xiàn)電 調(diào)制解調(diào)器
上傳時(shí)間： 2013-08-14
上傳用戶(hù)：ifree2016
基于FPGA的分頻器,可以根據(jù)更改參數(shù),實(shí)現(xiàn)不同倍數(shù)的分頻.
標(biāo)簽： FPGA 分頻器
上傳時(shí)間： 2013-08-15
上傳用戶(hù)：llwap
基于FPGA的數(shù)字上下變頻器的研究與實(shí)現(xiàn)，適合通信專(zhuān)業(yè)人員參考
標(biāo)簽： FPGA 數(shù)字 下變頻
上傳用戶(hù)：zhaistone
fredivn.vhd 偶數(shù)分頻\r\nfredivn1.vhd 奇數(shù)分頻\r\nfrediv16.vhd 16分頻\r\nPULSE.vhd 數(shù)控分頻器
標(biāo)簽： FPGA 分頻器 源代碼
上傳用戶(hù)：lizhen9880
這是LABVIEW的仿真程序,對(duì)于學(xué)習(xí)LABVIEW是個(gè)約好的途徑.有壓路機(jī)廳村廳在要椏 非機(jī)動(dòng)車(chē)
標(biāo)簽： LABVIEW 仿真程序
上傳時(shí)間： 2013-08-17
上傳用戶(hù)：dongbaobao
verilog編寫(xiě)基于fpga的鑒相器模塊
標(biāo)簽： verilog fpga 編寫(xiě) 模塊
上傳時(shí)間： 2013-08-19
上傳用戶(hù)：18752787361
控制三相步進(jìn)電機(jī)及光電編碼器的采集,當(dāng)電機(jī)停止時(shí),保證三相里面只有一相相通,防止停止時(shí)電流過(guò)大.
標(biāo)簽： 控制 三相 光電編碼器 步進(jìn)電機(jī)
上傳時(shí)間： 2013-08-20
上傳用戶(hù)：wdq1111
基于CPLD的擾碼與解擾碼器的設(shè)計(jì)，擾碼用M序列實(shí)現(xiàn)，m序列級(jí)數(shù)和頻率可選
標(biāo)簽： CPLD 碼器
上傳時(shí)間： 2013-08-21
上傳用戶(hù)：jiahao131
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
