隨著世界能源危機(jī)的到來，太陽能光伏發(fā)電在能源結(jié)構(gòu)中正在發(fā)揮著越來越大的作用。而太陽能光伏發(fā)電系統(tǒng)的核心部件并網(wǎng)逆變器的性能還需要進(jìn)一步提高。為了迎合市場上對高品質(zhì)、高性能、智能化并網(wǎng)逆變器的需求，我們將ARM+DSP架構(gòu)作為并網(wǎng)逆變器的控制系統(tǒng)。本系統(tǒng)集成了ARM和DSP的各自的強(qiáng)大功能，使并網(wǎng)逆變器的性能和智能化水平得到了顯著提高。本論文是基于山東大學(xué)魯能實(shí)習(xí)基地“光伏并網(wǎng)逆變器項(xiàng)目”，目前已經(jīng)試制出樣機(jī)。本人主要負(fù)責(zé)并網(wǎng)逆變器控制系統(tǒng)的軟硬件設(shè)計(jì)工作。本文主要研究內(nèi)容有： @@ 1．本并網(wǎng)逆變器采用了內(nèi)高頻環(huán)逆變技術(shù)。文中詳細(xì)分析了這種逆變器的優(yōu)缺點(diǎn)，進(jìn)行了充分的系統(tǒng)分析和論證。 @@ 2．采用MATLAB/Simulink軟件對并網(wǎng)逆變器的控制算法進(jìn)行仿真，包括前級DC-DC變換的控制算法以及后級DC-AC逆變的控制算法。通過仿真驗(yàn)證了所設(shè)計(jì)算法的可行性，對DSP程序開發(fā)提供了很好的指導(dǎo)意義。 @@ 3．本文將ARM+DSP架構(gòu)作為逆變器的控制系統(tǒng)，并設(shè)計(jì)了相應(yīng)的硬件控制系統(tǒng)。DSP控制板硬件系統(tǒng)包括AD數(shù)據(jù)采集、硬件電流保護(hù)、電源、eCAN總線，SPI總線等硬件電路。ARM板硬件系統(tǒng)包括SPI總線、RS232總線、RS480總線、以太網(wǎng)總線、LCD顯示、實(shí)時(shí)時(shí)鐘、鍵盤等硬件電路。 @@ 4．本文設(shè)計(jì)和實(shí)現(xiàn)了兩種最大功率點(diǎn)跟蹤控制算法：功率擾動觀察法或增量電導(dǎo)法；孤島檢測方法采用被動式和主動式兩種檢測方式，被動式所采用的方法是將過/欠電壓和電壓相位突變檢測相結(jié)合的方式，主動式采用正反饋頻率偏移法；為了實(shí)現(xiàn)并網(wǎng)逆變器的輸出電流與電網(wǎng)電壓同頻同相，使用了軟件鎖相環(huán)控制技術(shù)。本文分別給出了以上各種算法的控制程序流程圖。 @@ 5．本文也給出了AD數(shù)據(jù)采集、eCAN總線、RS232、RS485、以太網(wǎng)、PWM輸出等程序流程圖，以及DSP和ARM之間的SPI總線通信程序流程圖。并且分別給出了ARM管理機(jī)控制系統(tǒng)主程序流程圖和DSP控制機(jī)控制系統(tǒng)主程序流程圖。 @@ 6．最后對并網(wǎng)逆變器樣機(jī)進(jìn)行實(shí)驗(yàn)結(jié)果分析。結(jié)果顯示：該樣機(jī)基本上實(shí)現(xiàn)了本文提出的設(shè)計(jì)方案所應(yīng)完成的各項(xiàng)功能，樣機(jī)的性能比較理想。 @@關(guān)鍵詞：太陽能光伏；并網(wǎng)逆變器；SPWM； DSP； ARM
標(biāo)簽： ARMDSP 架構(gòu) 太陽能光伏
上傳時(shí)間： 2013-07-09
上傳用戶：趙安qw
隨著二十一世紀(jì)的到來，人類進(jìn)入了后PC時(shí)代。在這一階段，嵌入式技術(shù)得到了飛速發(fā)展和廣泛應(yīng)用。目前，嵌入式技術(shù)及其產(chǎn)品已廣泛應(yīng)用于智能家用電器、智能建筑、儀器儀表、通訊產(chǎn)品、工業(yè)控制、掌上型電腦、各種智能IC卡的應(yīng)用等等。將嵌入式系統(tǒng)應(yīng)用于多媒體移動終端，充分發(fā)揮了嵌入式系統(tǒng)的低功耗、集成度高、可擴(kuò)充能力強(qiáng)等特點(diǎn)，可以達(dá)到集移動、語音、圖像等各種功能于一身的效果。基于以上背景，本文提出了一種基于嵌入式Linux的多媒體播放器設(shè)計(jì)方案。 本文首先詳細(xì)分析了ARM體系結(jié)構(gòu)，研究了嵌入式Linux操作系統(tǒng)在ARM9微處理器的移植技術(shù)，包括交叉編譯環(huán)境的建立、引導(dǎo)裝載程序應(yīng)用、移植嵌入式Linux內(nèi)核及建立根文件系統(tǒng)，并且實(shí)現(xiàn)了嵌入式Linux到EP9315開發(fā)板的移植。 由于嵌入式系統(tǒng)本身硬件條件的限制，常用在PC機(jī)的圖形用戶界面GUI系統(tǒng)不適合在其上運(yùn)行。為此，本文選擇了Qt/Embedded作為研究對象，在對其體系結(jié)構(gòu)等方面進(jìn)行研究基礎(chǔ)上，實(shí)現(xiàn)了Qt/Embedded到EP9315開發(fā)板的移植，完成了嵌入式圖形用戶界面開發(fā)，使得系統(tǒng)擁有良好的操作界面。 針對現(xiàn)今MP3文件格式廣泛流行的特點(diǎn)，本文設(shè)計(jì)了MP3播放器。在深入研究了MP3文件編碼原理的基礎(chǔ)上，詳細(xì)論述了播放器的設(shè)計(jì)過程，沒有使用硬件解碼方案，采用了軟件解碼，降低了系統(tǒng)開發(fā)成本：在視頻播放方面，本文實(shí)現(xiàn)了Linux系統(tǒng)下的通用媒體播放器——Mplayer到EP9315開發(fā)板的移植。通過對音頻數(shù)據(jù)輸出的研究，解決了Mplayer播放聲音不正常的問題，實(shí)現(xiàn)了一個(gè)集音樂和視頻播放于一體的嵌入式多媒體播放系統(tǒng)。 最后，總結(jié)了論文所做的工作，指出了嵌入式多媒體播放器所需要進(jìn)一步解決和完善的問題。
上傳時(shí)間： 2013-04-24
上傳用戶：梧桐
運(yùn)算放大器、比較器設(shè)計(jì)指南,運(yùn)算放大器、比較器設(shè)計(jì)指南
標(biāo)簽： 運(yùn)算放大器 比較器 設(shè)計(jì)指南
上傳時(shí)間： 2013-07-19
上傳用戶：a673761058
本文介紹了基于軟PLC(Programmable Logic Controller，可編程控制器)的嵌入式技術(shù)起源和背景，綜述了基于軟PLC的嵌入式系統(tǒng)的關(guān)鍵技術(shù)和優(yōu)點(diǎn)，最后介紹了其設(shè)計(jì)和實(shí)現(xiàn)的方法。 基于軟PLC的嵌入式系統(tǒng)的研究與實(shí)現(xiàn)分為開發(fā)系統(tǒng)和運(yùn)行系統(tǒng)(又稱為虛擬機(jī)系統(tǒng))。本文概述了開發(fā)系統(tǒng)，其運(yùn)行于PC機(jī)的操作系統(tǒng)如Windows或者Linux等，為用戶提供一個(gè)大眾化的編程環(huán)境，它包含編輯器、編譯器、連接器、調(diào)試器和通信接口幾個(gè)部分。編輯界面友好，可以讓用戶方便的使用LD、ST和FBD三種語言編寫程序，編譯器和連接器將源程序文件編譯和連接成虛擬機(jī)系統(tǒng)可執(zhí)行的目標(biāo)代碼文件；分析了開發(fā)系統(tǒng)，其中詳細(xì)描述了編譯模塊的編制過程，實(shí)現(xiàn)了將指令表語言轉(zhuǎn)換為運(yùn)行系統(tǒng)能夠識別的C/C++指令的功能；詳細(xì)地研究了梯形圖轉(zhuǎn)換為指令表語言，以及由指令表語言向梯形圖語言的算法和數(shù)據(jù)結(jié)構(gòu)。調(diào)試器借助于虛擬機(jī)運(yùn)行系統(tǒng)提供的服務(wù)可完成對應(yīng)用程序的調(diào)試糾錯(cuò)；討論了uCLinux操作系統(tǒng)和編譯調(diào)試技術(shù)，以及采用ModBus/TCP工業(yè)通信協(xié)議的通信接口用于開發(fā)系統(tǒng)和運(yùn)行系統(tǒng)之間的通信。 另一方面，本文分析了虛擬機(jī)運(yùn)行系統(tǒng)，它運(yùn)行于安裝了uCLinux的ARM7平臺上，包括運(yùn)行內(nèi)核模塊、系統(tǒng)管理模塊和通信接口模塊。由于uCLinux沒有MMU和本身對實(shí)時(shí)性沒有什么要求，而針對基于軟PLC的嵌入式系統(tǒng)的研究與實(shí)現(xiàn)要求，本文在對其進(jìn)行了uCLinux小型化研究的同時(shí)探討了雙內(nèi)核實(shí)時(shí)性方案，解決了uCLinux實(shí)時(shí)性不足的問題。運(yùn)行內(nèi)核模塊調(diào)度和執(zhí)行應(yīng)用程序并管理時(shí)鐘。系統(tǒng)管理模塊管理系統(tǒng)狀態(tài)和內(nèi)存。通信模塊用于開發(fā)系統(tǒng)及I/O設(shè)備通信。在此基礎(chǔ)上，對基于軟PLC的嵌入式系統(tǒng)的進(jìn)行了設(shè)計(jì)與實(shí)現(xiàn)，并通過試驗(yàn)將編譯的目標(biāo)代碼傳遞到基于軟PLC的嵌入式運(yùn)行系統(tǒng)中，實(shí)現(xiàn)了控制功能，驗(yàn)證了生成目標(biāo)代碼的正確性和開發(fā)系統(tǒng)的可行性，實(shí)現(xiàn)了編輯界面友好，系統(tǒng)開放，性價(jià)比較高的軟PLC嵌入式系統(tǒng)，達(dá)到了預(yù)期的目標(biāo)，具有一定理論和應(yīng)用價(jià)值。
標(biāo)簽： PLC 軟 嵌入式系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：jiiszha
正弦波逆變器理論基礎(chǔ)知識，劉鳳君老師作品，對初學(xué)者和正在進(jìn)行逆變器設(shè)計(jì)及改進(jìn)會有幫助
標(biāo)簽： 正弦波逆變器
上傳時(shí)間： 2013-07-06
上傳用戶：liber
通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時(shí)支持短距離和長距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌冢粡V泛應(yīng)用于微機(jī)和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點(diǎn)是數(shù)據(jù)傳輸速率比較慢，難以滿足高速率數(shù)據(jù)傳輸?shù)膱龊希匾木褪撬鼈兌季哂胁豢梢浦残裕虼艘眠@些芯片來實(shí)現(xiàn)PC機(jī)和FPGA芯片之間的通信，勢必會增加接口連線的復(fù)雜程度以及降低整個(gè)系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對UART的特點(diǎn)以及FPGA設(shè)計(jì)具有可移植性的優(yōu)勢，提出了一種基于FPGA芯片的嵌入式UART設(shè)計(jì)方法，其中主要包括狀態(tài)機(jī)的描述形式以及自頂向下的設(shè)計(jì)方法，利用硬件描述語言來編制UART的各個(gè)子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內(nèi)部，這樣不僅能解決傳統(tǒng)UART芯片的缺點(diǎn)而且同時(shí)也使整個(gè)系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設(shè)計(jì)的LIART支持標(biāo)準(zhǔn)的RS-232C傳輸協(xié)議，主要設(shè)計(jì)有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個(gè)獨(dú)立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長度以及奇偶校驗(yàn)方式，還有多種中斷源、中斷優(yōu)先級、較強(qiáng)的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力，模塊內(nèi)分開的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實(shí)現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計(jì)數(shù)據(jù)緩沖區(qū)FIFO，采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境，也能適合低速的數(shù)據(jù)傳輸場合，因此可以達(dá)到資源利用的最大化。 在具體的設(shè)計(jì)過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對各個(gè)功能模塊進(jìn)行綜合優(yōu)化、仿真驗(yàn)證以及下載實(shí)現(xiàn)。各項(xiàng)數(shù)據(jù)結(jié)果表明，本課題中所設(shè)計(jì)的UART滿足預(yù)期設(shè)計(jì)目標(biāo)。
上傳時(shí)間： 2013-08-02
上傳用戶：rocketrevenge
作為性能優(yōu)異的糾錯(cuò)編碼，Turbo碼自誕生以來就一直受到理論界以及工程應(yīng)用界的關(guān)注。TD—SCDMA是我國擁有自主知識產(chǎn)權(quán)的3G通信標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)把Turbo碼是作為前向糾錯(cuò)體制，但Turbo碼的譯碼算法比較復(fù)雜并且需要多次迭代，這造成Turbo碼譯碼延時(shí)大，譯碼速度慢，因此限制了Turbo碼的實(shí)際應(yīng)用。因此有必要研究如何將現(xiàn)有的Turbo碼譯碼算法進(jìn)行簡化，加速，使其轉(zhuǎn)化成為適合在硬件上實(shí)現(xiàn)的算法，將實(shí)驗(yàn)室的理論研究成果轉(zhuǎn)化成為硬件產(chǎn)品。 論文主要的研究內(nèi)容有以下兩點(diǎn)： 其一，提出信道自適應(yīng)迭代譯碼方案。在事先設(shè)定最大迭代次數(shù)的情況下，自適應(yīng)Turbo碼譯碼算法能夠根據(jù)信道的變化自動調(diào)整迭代次數(shù)。 仿真結(jié)果表明：該自適應(yīng)迭代譯碼方案能夠根據(jù)信道的變化自動調(diào)整迭代次數(shù)，在保證譯碼性能基本上沒有損失的情況下，有效減少譯碼時(shí)間，明顯提高譯碼速度。 其二，根據(jù)得到的信道自適應(yīng)迭代譯碼方案，借助Xilinx公司Spartan3 FPGA硬件平臺，使用Verilog硬件描述語言，將用C/C++語言寫成的信道自適應(yīng)迭代譯碼算法轉(zhuǎn)化成為硬件設(shè)計(jì)實(shí)現(xiàn)，得到硬件電路，并對得到的譯碼器硬件電路進(jìn)行測試。 測試結(jié)果表明：隨著信道的變化，硬件電路的譯碼速度也隨之自動變化，信噪比越高譯碼速度越快，并且硬件譯碼器性能（誤比特率）與實(shí)驗(yàn)仿真基本一致。
上傳時(shí)間： 2013-05-31
上傳用戶：huyiming139
全球定位系統(tǒng)(Global Positioning System—GPS)是新一代衛(wèi)星導(dǎo)航定位系統(tǒng)，具有全球、全天候、連續(xù)、高精度導(dǎo)航與定位功能，能夠?yàn)閺V大用戶提供精確的三維坐標(biāo)、速度和時(shí)間信息。因此，GPS系統(tǒng)被廣泛地應(yīng)用于生活中的各個(gè)領(lǐng)域。GPS系統(tǒng)用戶主要是各種型號的接收機(jī)，而捕獲跟蹤技術(shù)是接收機(jī)的關(guān)鍵技術(shù)，同時(shí)也是一個(gè)技術(shù)難點(diǎn)。在GPS接收機(jī)中，導(dǎo)航電文是用戶定位和導(dǎo)航的數(shù)據(jù)基礎(chǔ)，為了得到導(dǎo)航電文必須要對GPS信號進(jìn)行捕獲跟蹤。本文詳細(xì)研究了GPS信號捕獲跟蹤技術(shù)，并進(jìn)行了FPGA設(shè)計(jì)。 @@ 本文首先概述了GPS系統(tǒng)信號結(jié)構(gòu)和GPS接收機(jī)工作原理，對GPS信號調(diào)制機(jī)理進(jìn)行詳細(xì)地闡述，重點(diǎn)分析了C/A碼生成原理和特性。 @@ 其次敘述了GPS信號捕獲的基礎(chǔ)理論，重點(diǎn)研究時(shí)域滑動相關(guān)捕獲方法，深入分析其算法和性能。用MATLAB中Simulink軟件包搭建了可自由修改參數(shù)的GPS中頻發(fā)生器，并在此平臺上，對GPS信號時(shí)域滑動相關(guān)捕獲算法進(jìn)行仿真與分析。 @@ 接著重點(diǎn)研究了GPS信號跟蹤技術(shù)，系統(tǒng)分析碼跟蹤環(huán)路和載波跟蹤環(huán)路結(jié)構(gòu)框圖以及算法。在碼跟蹤環(huán)路方面，選用并分析了能分離載波的非相干超前滯后碼鎖定環(huán)的工作機(jī)理。在載波跟蹤環(huán)路中選用對導(dǎo)航電文數(shù)據(jù)相位翻轉(zhuǎn)不敏感的科斯塔斯環(huán)，并用數(shù)學(xué)模型分析GPS信號的解調(diào)過程。之后對整個(gè)跟蹤環(huán)路進(jìn)行MATLAB仿真，結(jié)果表明環(huán)路參數(shù)設(shè)計(jì)滿足要求，并能成功解調(diào)出GPS導(dǎo)航電文。 @@ 最后本文在QuartusII環(huán)境下完成對GPS信號捕獲跟蹤系統(tǒng)的FPGA設(shè)計(jì)。根據(jù)對相關(guān)器硬件結(jié)構(gòu)框架，對算法中各個(gè)模塊的實(shí)現(xiàn)進(jìn)行詳細(xì)的說明，包括頂層設(shè)計(jì)到CA碼、NCO等重要模塊設(shè)計(jì)，并給出了仿真結(jié)果。 @@關(guān)鍵詞：GPS接收機(jī)；捕獲；跟蹤；MATLAB仿真：FPGA
上傳時(shí)間： 2013-06-16
上傳用戶：jacking
3D加速引擎是3D圖形加速系統(tǒng)的重要組成部分，以往在軟件平臺上對3D引擎的研究，實(shí)現(xiàn)了復(fù)雜的渲染模型和渲染算法，但這些復(fù)雜算法與模型在FPGA上綜合實(shí)現(xiàn)具有一定難度，針對FPGA的3D加速引擎設(shè)計(jì)及其平臺實(shí)現(xiàn)需要進(jìn)一步研究。 本文在研究3D加速引擎結(jié)構(gòu)的基礎(chǔ)上，實(shí)現(xiàn)了基于FPGA的圖像處理平臺，使用模塊化的思想，利用IP核技術(shù)分析設(shè)計(jì)實(shí)現(xiàn)了3D加速管道及其他模塊，并進(jìn)行了仿真、驗(yàn)證、實(shí)現(xiàn)。 圖像處理平臺選用Virtex-Ⅳ FPGA為核心器件，并搭載了Hynix HY5DU573222F-25、AT91FR40162S、XCF32P VO48及其他組件。 為滿足3D加速引擎的實(shí)現(xiàn)與驗(yàn)證，設(shè)計(jì)搭建的圖像處理平臺還實(shí)現(xiàn)了DDR-SDRAM控制器模塊、VGA輸出模塊、總線控制器模塊、命令解釋模塊、指令寄存器模塊及控制寄存器模塊。 3D加速引擎設(shè)計(jì)包含3D加速渲染管道、視角變換管道、基元讀取、頂點(diǎn)FIFO、基元FIFO、寫內(nèi)存等模塊。針對FPGA的特性，簡化、設(shè)計(jì)、實(shí)現(xiàn)了光照管道、紋理管道、著色管道和Alpha融合管道。 最后使用Modelsim進(jìn)行了仿真測試和圖像處理平臺上的驗(yàn)證，其結(jié)果表明3D加速引擎設(shè)計(jì)的大部分功能得到實(shí)現(xiàn)，結(jié)果令人滿意。
上傳時(shí)間： 2013-07-30
上傳用戶：lepoke
卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無線通信等多種通信系統(tǒng)的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實(shí)現(xiàn)結(jié)構(gòu)比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術(shù)的不斷發(fā)展，使用FPGA實(shí)現(xiàn)Viterbi譯碼器的設(shè)計(jì)方法逐漸成為主流。不同通信系統(tǒng)所選用的卷積碼不同，因此設(shè)計(jì)可重配置的Viterbi譯碼器，使其能夠滿足多種通信系統(tǒng)的應(yīng)用需求，具有很重要的現(xiàn)實(shí)意義。 本文設(shè)計(jì)了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎(chǔ)上，重點(diǎn)研究了Viterbi譯碼器核心組成模塊的電路實(shí)現(xiàn)算法。本設(shè)計(jì)中分支度量計(jì)算模塊采用只計(jì)算可能的分支度量值的方法，節(jié)省了資源；加比選模塊使用全并行結(jié)構(gòu)保證處理速度；幸存路徑管理模塊使用3指針偶算法的流水線結(jié)構(gòu)，大大提高了譯碼速度。在Xilinx ISE8.2i環(huán)境下，用VHDL硬件描述語言編寫程序，實(shí)現(xiàn)(2，1，7)卷積碼的Viterbi譯碼器。在(2，1，7)卷積碼譯碼器基礎(chǔ)上，擴(kuò)展了Viterbi譯碼器的通用性，使其能夠?qū)Σ煌木矸e碼譯碼。譯碼器根據(jù)不同的工作模式，可以對(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四種廣泛運(yùn)用的卷積碼譯碼，并且可以修改譯碼深度等改變譯碼器性能的參數(shù)。 本文用Simulink搭建編譯碼系統(tǒng)的通信鏈路，生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進(jìn)行全面仿真驗(yàn)證，Xilinx ISE8.2i時(shí)序分析報(bào)告表明譯碼器布局布線后最高譯碼速度可達(dá)200MHz。在FPGA和DSP組成的硬件平臺上進(jìn)一步測試譯碼器，譯碼器運(yùn)行穩(wěn)定可靠。最后，使用Simulink產(chǎn)生的數(shù)據(jù)對本文設(shè)計(jì)的Viterbi譯碼器的譯碼性能進(jìn)行了分析，仿真結(jié)果表明，在同等條件下，本文設(shè)計(jì)的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當(dāng)。
上傳時(shí)間： 2013-06-24
上傳用戶：myworkpost
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
