一款PDF編輯軟件，以往只能想象或只能聽說的軟件，現在有了它，PDF文件你想怎么改就怎么改，想怎么編輯就怎么編輯。 有了它，誰說PDF不能修改呢。 覺得好的朋友，一定要加分哦，弄得也辛苦呀。
上傳時間： 2014-01-17
上傳用戶：kaixinxin196
本教程內容力求以詳細的步驟和講解讓讀者以最快的方式學會 MC8051 IP core 的應用以及相關設計軟件的使用，并激起讀者對 SOPC 技術的興趣。本實驗重點講 8051Core 的應用，并通過一個簡單 C51 程序對51Core 進行硬件測試。 本實驗教程的內容編排如下： 第 1 章簡單的描述了 MC8051 IP core的基本結構及一些應用說明。 第 2 章詳細的介紹 8051Core 綜合、編譯應用。包括 Quartus II、Synplify Pro 軟件的基本應用，ROM、RAM 模塊的生成，8051Core 的封裝及應用測試。 附錄 A為 MC8051 IP Core 的指令集。 在閱讀本教程的過程中，請讀者注意以下幾點： 本教程在寫作過程中遵循“寧可啰唆一點，也不放過細節”的方針。在教程中的某些地方，有些讀者可能覺得很“簡單” ，甚至顯得有些啰唆，但對大多數初學者可能并非如此。因為作者認為，足夠簡單甚至可以跳過的內容，對某些讀者來說，未必能一下子就弄清楚，所以，本教程很 多地方將盡量闡述清楚，以節省讀者理解的時間。但在后面的章節中，如果涉及的細節在前面章節中已經提及，這些內容就會省略。 最 后作者要強調的是，本教程旨在引路，不會帶領讀者掌握更深層次的開發，更高級的應用希望讀者自己去挖掘。
上傳時間： 2013-10-26
上傳用戶：歸海惜雪
AutoCAD是由美國Autodesk歐特克官方于二十世紀八十年代初為微機上應用CAD技術而開發的繪圖程序軟件。AutoCAD 2010于2009年3月23日發布，它可以在各種操作系統支持的微型計算機和工作站上運行，并支持分辨率由320×200到2048×1024的各種圖形顯示設備40多種，以及數字儀和鼠標器30多種，繪圖儀和打印機數十種。 AutoCAD 2010官方簡體中文版下載（32bit，1.74GB） AutoCAD 2010官方簡體中文版下載（64bit，1.92GB） - 動態塊對幾何及尺寸約束的支持，讓你能夠基于塊屬性表來驅動塊尺寸，甚至在不保存或退出塊編輯器的情況下測試塊。 - 光滑網線工具能夠讓你創建自由形式和流暢的3D模型。 - 子對象選擇過濾器可以限制子對象選擇為面、邊或頂點。 - PDF輸出提供了靈活、高質量的輸出。把TureType字體輸出為文本而不是圖片，定義包括層信息在內的混合選項，并可以自動預覽輸出的PDF。 - PDF覆蓋是AutoCAD2010中最受用戶期待的功能。你可以通過與附加其它的外部參照如DWG、DWF、DGN及圖形文件一樣的方式，在AutoCAD圖形中附加一個PDF文件。你甚至可以利用熟悉的對象捕捉來捕捉PDF文件中幾何體的關鍵點。 - 填充變得更加強大和靈活，你能夠夾點編輯非關聯填充對象。 - 初始安裝能夠讓你很容易地按照你的需求定義AutoCAD環境。你定義的設置會自動保存到一個自定義工作空間。 - 應用程序菜單(位于AutoCAD窗口的左上角）變得更加有效，可以更加容易地訪問工具。 - Ribbon功能升級了，對工具的訪問變得更加靈活和方便。這個功能被投票為AutoCAD 2010 beta測試人員最喜歡的功能之一。 - 快速訪問工具欄的功能增強了，提供了更多的功能。 - 多引線提供了更多的靈活性，它能讓你對多引線的不同部分設置屬性，對多引線的樣式設置垂直附件，還有更多！ - 查找和替換功能使你能夠縮放到一個高亮的文本對象，可以快速創建包含高亮對象的選擇集。 - 新功能研習已經升級，包含了AutoCAD 2010的新功能。 - 尺寸功能增強了，提供了更多對尺寸文本的顯示和位置的控制功能。 - 顏色選擇可以在AutoCAD顏色索引器里更容易被看到，你甚至可以在層下拉列表中直接改變層的顏色。 - 測量工具使你能夠測量所選對象的距離、半徑、角度、面積或體積。 - 反轉工具使你可以反轉直線、多段線、樣條線和螺旋線的方向。 - 樣條線和多段線編輯工具可以把樣條線轉換為多段線。 - 清理工具包含了一個清理0長度幾何體和空文本對象的選項。 - 視口旋轉功能使你能夠控制一個布局中視口的旋轉角度。 - 參照工具（位于Ribbon的插入標簽）能夠讓你附加和修改任何外部參照文件，包括DWG, DWF, DGN, PDF或圖片格式。 - 圖紙集使你可以設置哪些圖紙或部分應該被包含在發布操作中，圖紙列表表格比以前更加靈活。 - 快速查看布局和快速查看圖形除了包含布局預覽外，還會有一個模型空間預覽圖形。 - 文件瀏覽對話框（如打開和保存）在輸入文件名的時候支持自動完成。對象尺寸限制已經被擴大到至少4GB（取決于你的系統配置），這會提供更大的靈活性。 - 3D打印功能讓你通過一個互聯網連接來直接輸出你的3D AutoCAD圖形到支持STL的打印機。 - CUIx文件格式在CUI編程器中工作時，會提高性能。它會包含文件中定義的命令所使用的自定義圖像。 - 動作宏包含了一個新的動作宏管理器，一個基點選項和合理的提示
上傳時間： 2013-11-13
上傳用戶：674635689
附件為天正建筑8.0單機版安裝程序，內含天正建筑8.0單機版破解文件和天正注冊機。 天正建筑8.0免費下載TArch 8采用了全新的開發技術，對軟件技術核心進行了全面的提升，特別在自定義對象核心技術方面取得了革命性突破！傳統的以自定義對象為基礎的建筑軟件每次大版本的升級都會造成文件格式不兼容，TArch8引入了動態數據擴展的技術解決方案，突破了這一限制。以這一開放性技術創新為基礎，用戶再也不需要為之后大版本升級的文件格式兼容問題而煩惱，同時，這也必將極大地促進設計行業圖紙交流問題的解決。 天正建筑8.0是為 cad 2008 而準備的 計算機輔助設計而量身定制軟件工具。是CAD更加強大。 軟件功能設計的目標定位 天正建筑8.0應用專業對象技術，在三維模型與平面圖同步完成的技術基礎上，進一步滿足建筑施工圖需要反復修改的要求。 利用天正專業對象建模的優勢，為規劃設計的日照分析提供日照分析模型(如下圖)和遮擋模型；為強制實施的建筑節能設計提供節能建筑分析模型。實現高效化、智能化、可視化始終是天正建筑CAD軟件的開發目標。 自定義對象構造專業構件 天正建筑8.0開發了一系列自定義對象表示建筑專業構件，具有使用方便、通用性強的特點。例如各種墻體構件具有完整的幾何和材質特征。可以像AutoCAD的普通圖形對象一樣進行操作， 可以用夾點隨意拉伸改變幾何形狀，與門窗按相互關系智能聯動（如下圖），顯著提高編輯效率。具有舊圖轉換的文件接口，可將TArch 3以下版本天正軟件繪制的圖形文件轉換為新的對象格式，方便原有用戶的快速升級。同時提供了圖形導出命令的文件接口，可將TArch 8.0 新版本繪制的圖形導出，作為下行專業條件圖使用。
上傳時間： 2013-10-23
上傳用戶：獨孤求源
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 系統級（system）：用高級語言結構實現設計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結構實現設計算法的模型。 RTL級（Register Transfer Level）：描述數據在寄存器之間流動和如何處理這些數據的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關級（switch-level）：描述器件中三極管和儲存節點以及它們之間連接的模型。 一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： · 可描述順序執行或并行執行的程序結構。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環程序結構。 · 提供了可帶參數且非零延續時間的任務（task）程序結構。 · 提供了可定義新的操作符的函數結構（function）。 · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態模型。 Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標簽： Verilog_HDL
上傳時間： 2014-12-04
上傳用戶：cppersonal
隨著行業的發展變化，人們對更高帶寬和更高系統級性能的需求似乎無止境，同時整個行業面臨著更嚴苛的功耗降低要求。與此同時，競爭壓力要求客戶必須在不影響產品創新和差異化的情況下不斷提高生產率。
上傳時間： 2013-11-17
上傳用戶：cc1015285075
CAM350 為PCB 設計和PCB 生產提供了相應的工具（CAM350 for PCB Designers 和CAM350 for CAM Engineers），很容易地把PCB設計和PCB生產融合起來。CAM350 v8.7的目標是在PCB設計和PCB制造之間架起一座橋梁隨著如今電子產品的朝著小體積、高速度、低價格的趨勢發展，導致了設計越來越復雜，這就要求精確地把設計數據轉換到PCB生產加工中去。CAM350為您提供了從PCB設計到生產制程的完整流程，從PCB設計數據到成功的PCB生產的轉化將變得高效和簡化。基于PCB制造過程，CAM350為PCB設計和PCB生產提供了相應的工具（CAM350 for PCB Designers和CAM350 for CAM Engineers），很容易地把PCB設計和PCB生產融合起來。平滑流暢地轉換完整的工程設計意圖到PCB生產中提高PCB設計的可生產性，成就成功的電子產品為PCB設計和制造雙方提供有價值的橋梁作用CAM350是一款獨特、功能強大、健全的電子工業應用軟件。DOWNSTREAM開發了最初的基于PCB設計平臺的CAM350，到基于整個生產過程的CAM350并且持續下去。CAM350功能強大，應用廣泛，一直以來它的信譽和性能都是無與倫比的。 CAM350PCB設計的可制造性分析和優化工具今天的PCB 設計和制造人員始終處于一種強大的壓力之下，他們需要面對業界不斷縮短將產品推向市場的時間、品質和成本開銷的問題。在48 小時，甚至在24 小時內完成工作更是很平常的事，而產品的復雜程度卻在日益增加，產品的生命周期也越來越短，因此，設計人員和制造人員之間協同有效工作的壓力也隨之越來越大！隨著電子設備的越來越小、越來越復雜，使得致力于電子產品開發每一個人員都需要解決批量生產的問題。如果到了完成制造之后發現設計失敗了，則你將錯過推向市場的大好時間。所有的責任并不在于制造加工人員，而是這個項目的全體人員。多年的實踐已經證明了，你需要清楚地了解到有關制造加工方面的需求是什么，有什么方面的限制，在PCB設計階段或之后的處理過程是什么。為了在制造加工階段能夠協同工作，你需要在設計和制造之間建立一個有機的聯系橋梁。你應該始終保持清醒的頭腦，記住從一開始，你的設計就應該是容易制造并能夠取得成功的。CAM350 在設計領域是一個物有所值的制造分析工具。CAM350 能夠滿足你在制造加工方面的需求，如果你是一個設計人員，你能夠建立你的設計，將任務完成后提交給產品開發過程中的下一步工序。現在采用CAM350，你能夠處理面向制造方面的一些問題，進行一些簡單地處理，但是對于PCB設計來說是非常有效的，這就被成為"可制造性(Manufacturable)"。可制造性設計(Designing for Fabrication)使用DFF Audit，你能夠確保你的設計中不會包含任何制造規則方面的沖突(Manufacturing Rule Violations)。DFF Audit 將執行超過80 種裸板分析檢查，包括制造、絲印、電源和地、信號層、鉆孔、阻焊等等。建立一種全新的具有藝術特征的Latium 結構，運行DFF Audit 僅僅需要幾分鐘的時間，并具有很高的精度。在提交PCB去加工制造之間，就能夠定位、標識并立刻修改所有的沖突，而不是在PCB板制造加工之后。DFF Audit 將自動地檢查酸角(acid traps)、阻焊條(soldermask slivers)、銅條(copper slivers)、殘缺熱焊盤(starved thermals)、焊錫搭橋(soldermask coverage)等等。它將能夠確保阻焊數據的產生是根據一定安全間距，確保沒有潛在的焊錫搭橋的條件、解決酸角(Acid Traps)的問題，避免在任何制造車間的CAM部門產生加工瓶頸。
上傳時間： 2013-11-07
上傳用戶：chongchongsunnan
隨著HDL Hardware Description Language 硬件描述語言語言綜合工具及其它相關工具的推廣使廣大設計工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠將工作重心轉移到功能實現上極大地提高了工作效率任何事務都是一分為二的有利就有弊我們發現現在越來越多的工程師不關心自己的電路實現形式以為我只要將功能描述正確其它事情交給工具就行了在這種思想影響下工程師在用HDL語言描述電路時腦袋里沒有任何電路概念或者非常模糊也不清楚自己寫的代碼綜合出來之后是什么樣子映射到芯片中又會是什么樣子有沒有充分利用到FPGA的一些特殊資源遇到問題立刻想到的是換速度更快容量更大的FPGA器件導致物料成本上升更為要命的是由于不了解器件結構更不了解與器件結構緊密相關的設計技巧過分依賴綜合等工具工具不行自己也就束手無策導致問題遲遲不能解決從而嚴重影響開發周期導致開發成本急劇上升 目前我們的設計規模越來越龐大動輒上百萬門幾百萬門的電路屢見不鮮同時我們所采用的器件工藝越來越先進已經步入深亞微米時代而在對待深亞微米的器件上我們的設計方法將不可避免地發生變化要更多地關注以前很少關注的線延時我相信ASIC設計以后也會如此此時如果我們不在設計方法設計技巧上有所提高是無法面對這些龐大的基于深亞微米技術的電路設計而且現在的競爭越來越激勵從節約公司成本角度出 也要求我們盡可能在比較小的器件里完成比較多的功能 本文從澄清一些錯誤認識開始從FPGA器件結構出發以速度路徑延時大小和面積資源占用率為主題描述在FPGA設計過程中應當注意的問題和可以采用的設計技巧本文對讀者的技能基本要求是熟悉數字電路基本知識如加法器計數器RAM等熟悉基本的同步電路設計方法熟悉HDL語言對FPGA的結構有所了解對FPGA設計流程比較了解
上傳時間： 2015-01-02
上傳用戶：refent
用了還是沒用上的，大家都來看看啊，呵呵，希望對你會有所幫助 cos()余弦tan()正切sin()正弦sqrt()平方根 asin()反正弦acos()反余弦atan()反正切sinh()雙曲線正弦 cosh()雙曲線余弦tanh()雙曲線正切 注釋：所有三角函數都使用單位度。 log()以10為底的對數ln()自然對數 exp()e的冪abs()絕對值 ceil()不小于其值的最小整數 floor()不超過其值的最大整數 可以給函數ceil和floor加一個可選的自變量，用它指定要圓整的小數位數。帶有圓整參數的這些函數的語法是： ceil(parameter_name或number,number_of_dec_places) floor(parameter_name或number,number_of_dec_places) 其中number_of_dec_places是可選值： 1、可以被表示為一個數或一個使用者自定義參數。如果該參數值是一個實數，則被截尾成為一個整數。 2、它的最大值是8。如果超過8，則不會舍入要舍入的數（第一個自變量），并使用其初值。 3、如果不指定它，則功能同前期版本一樣。 使用不指定小數部分位數的ceil和floor函數，其舉例如下： ceil(10.2)值為11 floor(10.2)值為11 使用指定小數部分位數的ceil和floor函數，其舉例如下： ceil(10.255,2)等于10.26 ceil(10.255,0)等于11[與ceil(10.255)相同] floor(10.255,1)等于10.2 floor(10.255,2)等于10.26
標簽： proe
上傳時間： 2013-10-20
上傳用戶：sevenbestfei
PROE的配置文件讓不少初學者感到煩惱，盡管不少教材里都會提到關于PROE的配置文件。但大多數顯得過于理論化，而不便于初學者理解，可操作性不強。本文力求以通俗的語言結合實際運用向大家介紹PROE的配置文件，希望能給各位帶來幫助。
上傳時間： 2013-11-03
上傳用戶：lps11188
<strike id="uygem"></strike>
