本文首先從數(shù)控系統(tǒng)的組成與特點進行詳細分析，然后對運動控制卡在整個系統(tǒng)中承擔功能進行了分析。根據(jù)數(shù)字型號處理器件的快速運算能力和現(xiàn)場可編程門陣列器件的靈活、通用性提出了基于DSP器件和FPGA器件進行總體設計的規(guī)劃。 本文重點詳細闡述了四軸運動控制卡硬件電路的設計。通過對現(xiàn)有部分PC總線的介紹與比較，設計選擇了PCI總線作為上位PC與運動控制卡的通信總線，并且選擇PCI9052芯片來設計PCI接口模塊；基于DSP器件的特點，設計選擇了TMS320LF2407芯片為核心，進行運算控制單元的設計，同時對其主要內部資源進行了分配。最后，根據(jù)硬件的原理圖，完成了具體電路板的制作。 對軟件設計，文章主要對插補算法在DSP上的實現(xiàn)作了一些探討。介紹了兩種加速模式：梯形加速模式和s曲線加速模式。就逐點比較法直線和圓弧插補算法以及數(shù)字積分插補原理也進行了分析。最終，提出總體程序流程控制、速度控制算法、插補算法等的程序設計框架，并進行了具體程序設計。
上傳時間： 2013-05-31
上傳用戶：kennyplds
本論文對DSP和FPGA在交流伺服電機控制系統(tǒng)中的應用進行了詳細的設計，并完成了系統(tǒng)的規(guī)劃。論文完成的設計任務主要有：1、根據(jù)系統(tǒng)要求，詳細分析了運動控制系統(tǒng)，給出了運動控制系統(tǒng)的總體設計，提出了一套對已有外圍設備適用的設計方案。2、根據(jù)實際情況，提出了簡單易于實現(xiàn)、實時性好的軌跡插補算法，并給出了插補算法的軟件設計，并在DSP中得以實現(xiàn)。3、使用匯編語言進行軟件設計，完成了運動控制卡中由DSP完成的運動控制任務，即在插補計算的同時完成加減速控制和三軸聯(lián)動的協(xié)調控制，以及其后的脈沖分配數(shù)的計算。4、根據(jù)系統(tǒng)運動要求，使用FPGA芯片設計了可連續(xù)發(fā)送均勻分布脈沖的脈沖分配器，實現(xiàn)對交流伺服系統(tǒng)發(fā)送運動控制指令。并給出了VHDL在FPGA中的軟件實現(xiàn)。
上傳時間： 2013-04-24
上傳用戶：kijnh
本文主要研究一種隔離器高速數(shù)據(jù)通信卡設計，并對基于PCI總線的內外網(wǎng)數(shù)據(jù)通訊和交換的硬件編程實現(xiàn)進行詳細的說明，最后在pc機windows平臺下對數(shù)據(jù)通信卡進行吞吐量和穩(wěn)定性的測試。 首先介紹了網(wǎng)絡安全的現(xiàn)狀以及物理網(wǎng)絡隔離的原理和重要性，并敘述了網(wǎng)絡隔離產品的發(fā)展，接著介紹網(wǎng)絡隔離系統(tǒng)，并提出硬件平臺的總體設計方案：重點敘述了網(wǎng)閘內外網(wǎng)通訊的硬件核心數(shù)據(jù)通信卡設計思路和數(shù)據(jù)的流程，以及基于FPGA的PCI接口外部邏輯設計，并對該數(shù)據(jù)通訊卡在windows平臺雙機之間通訊作了測試，并對測試結果作了分析。
標簽： FPGA PCI 高速數(shù)據(jù) 通信卡
上傳時間： 2013-07-30
上傳用戶：muyehuli
目前的國內的CCD高清攝相頭能夠輸出一組視頻信號和數(shù)字圖像信號，雖然視頻信號能夠直接在監(jiān)視器顯示，但是輸出的數(shù)字圖像信號占用存儲空間太大，不便于進行傳輸。本文設計了一種基于FPGA的數(shù)字圖像壓縮卡。 在過去的十幾年中，國際標準化組織制訂了一系列的國際視頻編碼標準并廣泛應用到各種領域。It.264/AVC是ITU-T和ISO聯(lián)合推出的新標準，采用了近幾年視頻編碼方面的先進技術，以較高編碼效率和網(wǎng)絡友好性成為新一代國際視頻編碼標準。 新發(fā)展的H．264/AVC比原有的視頻編碼標準大幅度提高了編碼效率，但其運算復雜度也大大增加，本文簡要分析了H．264/AVC的復雜度及其優(yōu)化的途徑，給出了主要模塊的優(yōu)化算法實驗結果。 H．264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案，主要不同有：增強的運動預測能力，準確匹配的較小塊變換，自適應環(huán)內濾波器，增強的熵編碼。測試結果表明這些新特征使H．264/AVC編碼器提高50％編碼效率的同時，增加了一個數(shù)量級的復雜度。實際中恰當?shù)厥褂肏．264/AVC編碼工具可以較低的實現(xiàn)復雜度得到與復雜配置相當?shù)木幋a效率。故實際編碼系統(tǒng)開發(fā)需要在運算復雜性和編碼效率之間進行折衷、兼顧考慮。H．264/AVC引入的新編碼特征既增加基本模塊的復雜度，也成倍增加算法的復雜度。針對它們的作用和實現(xiàn)方法的不同，可采用不同的硬件實現(xiàn)方法。本文基于上述思路進行優(yōu)化，具體的工作包括：針對去塊濾波的復雜性，本文提出一種適合硬件實現(xiàn)的算法，使其在節(jié)省了資源的同時，很好的達到了標準所定義的性能。針對變換量化的復雜性，本文提出一種既滿足整體的硬件流水結構，又極大的降低了硬件資源的實現(xiàn)方法。針對碼率控制的實現(xiàn)，本文提出了一種有別于傳統(tǒng)實現(xiàn)方式的算法，在保證實時性的同時，極大的提高了編碼器的性能。本文基于上述算法還進行Baseline Profile編碼器的研究，給出了一種實時編碼器結構，實現(xiàn)了對高清圖像格式(720P)的實時編碼，并將其和當前業(yè)界先進水平進行了對比，表明本文所實現(xiàn)得結構能夠達到當前業(yè)界的先進水平。
上傳時間： 2013-07-23
上傳用戶：yepeng139
隨著我國信息化發(fā)展進程加快，信息化覆蓋面擴大，信息安全問題也就隨之增多，其影響和后果也更加廣泛和嚴重。同時，信息安全及其對經(jīng)濟發(fā)展、國家安全和社會穩(wěn)定的重大影響，正日益突出地顯現(xiàn)出來，受到越來越多的關注。在和平年代，通過對信息載體進行大規(guī)模的物理破壞，從而達到危害信息安全的目的，在一定程度上是行不通的。然而，在信息安全的角力上，破壞者從來都沒有放棄過，他們把目標對準了信息載體中的數(shù)據(jù)，由于數(shù)據(jù)的易失性，計算機數(shù)據(jù)成為信息安全中的最大隱患，同時也是破壞信息安全的一個突破口。 本文提出研制硬盤加密卡的主要目的是為了防止對計算機數(shù)據(jù)的竊取，保護硬盤中的數(shù)據(jù)。破壞者在得到硬盤后，也不能夠得到硬盤中的數(shù)據(jù)，從而達到保護信息安全的目的。加密卡提供兩個符合ATA-6標準的接口，串接在主板IDE接口和硬盤之間。存儲在硬盤上的數(shù)據(jù)，是經(jīng)過加密以后的加密數(shù)據(jù)；從硬盤上讀出的數(shù)據(jù)，必須經(jīng)過該卡的解密才可被正常使用，否則只是一堆亂碼。加密卡采用FPGA技術實現(xiàn)IDE接口和加密算法，以減小加解密帶來的速度上的影響。 論文的工作重點主要有以下幾個方面的內容：FPGA及VHDL語言的研究，ATA協(xié)議標準研究及IDE接口的FPGA實現(xiàn)。論文對ATA協(xié)議做了細致的研究，分析了硬盤接口的工作機制以及主機與硬盤之間的通信協(xié)議，并在此基礎上，重點研究了用FPGA的編程功能來實現(xiàn)一個計算機硬件底層接口協(xié)議的方法，詳細介紹了芯片的內部框圖及FPGA的軟件流程圖，提出了在實現(xiàn)過程中應注意的要點，最終用FPGA構建了一個雙向IDE硬盤通道，實現(xiàn)了兩套符合ATA-6規(guī)范的IDE接口。
上傳時間： 2013-08-02
上傳用戶：Ants
在數(shù)字通信中，采用差錯控制技術(糾錯碼)是提高信號傳輸可靠性的有效手段，并發(fā)揮著越來越重要的作用。糾錯碼主要有分組碼和卷積碼兩種。在碼率和編碼器復雜程度相同的情況下，卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼是基于碼的代數(shù)結構；而概率譯碼不僅基于碼的代數(shù)結構，還利用了信道的統(tǒng)計特性，能充分發(fā)揮卷積碼的特點，使譯碼錯誤概率達到很小。 卷積碼譯碼器的設計是由高性能的復雜譯碼器開始的，對于概率譯碼最初的序列譯碼，隨著譯碼約束長度的增加，其譯碼錯誤概率可達到非常小。后來慢慢地向低性能的簡單譯碼器演化，對不太長的約束長度，維特比(Viterbi)算法是非常實用的。維特比算法是一種最大似然的譯碼方法。當編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時，Viterbi譯碼算法效率很高，速度很快，譯碼器也較簡單。 目前，卷積碼在數(shù)傳系統(tǒng)，尤其是在衛(wèi)星通信、移動通信等領域已被廣泛應用。 本論文對卷積碼編碼和Viterbi譯碼的設計原理及其FPGA實現(xiàn)方案進行了研究。同時，將交織和解交織技術應用于編碼和解碼的過程中。 首先，簡要介紹了卷積碼的基礎知識和維特比譯碼算法的基本原理，并對硬判決譯碼和軟判決譯碼方法進行了比較。其次，討論了交織和解交織技術及其在糾錯碼中的應用。然后，介紹了FPGA硬件資源和軟件開發(fā)環(huán)境Quartus Ⅱ，包括數(shù)字系統(tǒng)的設計方法和設計規(guī)則。再有，對基于FPGA的維特比譯碼器各個模塊和相應算法實現(xiàn)、優(yōu)化進行了研究。最后，在Quartus Ⅱ平臺上對硬判決譯碼和軟判決譯碼以及有無交織等不同情況進行了仿真，并根據(jù)仿真結果分析了維特比譯碼器的性能。 分析結果表明，系統(tǒng)的誤碼率達到了設計要求，從而驗證了譯碼器設計的可靠性，所設計基于FPGA的并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膱龊稀?/p>
上傳時間： 2013-04-24
上傳用戶：zhenyushaw
圖像采集和處理技術在機器視覺和圖像分析等諸多領域應用十分廣泛，大部分情況下，采集卡只需將前端相機捕獲的圖像信息正確地傳回計算機即可。但是在要求較高的應用場合需要采集卡能準確控制外部光源和相機，完成圖像采集，預處理，數(shù)據(jù)傳輸。只有這樣，用戶才可以根據(jù)不同的興趣和需求對特定的某些圖像進行采集、傳輸以及處理，以達到某種分析目的。 本文根據(jù)國家985二期項目“三維粒子圖像測速系統(tǒng)”的圖像采集與處理需要，設計開發(fā)了一款以FPGA為核心控制芯片的嵌入式圖像采集卡。采集卡以FPGA為邏輯和算法實現(xiàn)的核心器件，不僅實現(xiàn)了傳統(tǒng)意義上的圖像采集，而且實現(xiàn)了CCD相機控制和激光器同步曝光功能，打破了以往單純靠增加硬件設備實現(xiàn)同步控制的方法，簡化了系統(tǒng)硬件結構并節(jié)約系統(tǒng)成本。此外，在系統(tǒng)中嵌入了圖像增強算法和采用PCI接口與計算機連接滿足了高速采集的要求。同時，采用市場上廣泛應用的Camera Link作為采集卡的圖像輸入接口，提高了系統(tǒng)的通用性、傳輸速率和抗干擾能力，簡化圖像獲取設備和模擬攝像頭之間需要視頻解碼等連接。具有嵌入式處理功能，光源同步和相機控制的采集卡將使機器視覺系統(tǒng)，圖像測速等諸多領域的圖像采集應用變得更為便捷。 論文首先對圖像采集卡系統(tǒng)的組成、整體方案和可行性進行了論證。然后給出了圖像采集卡的硬件設計。在此部分結合整體設計方案，討論芯片的選型問題。根據(jù)所選芯片的本身特點，分模塊地對圖像采集卡的硬件設計原理進行了詳細的闡述。接下來是圖像采集卡的軟件設計部分。用VHDL和原理圖結合的方法對FPGA進行編程，實現(xiàn)了圖像采集系統(tǒng)的各個功能模塊。根據(jù)圖像采集系統(tǒng)的要求用DriverWorks軟件設計了圖像采集卡的WDM底層驅動程序和上層應用程序。最后是用FPGA實現(xiàn)了帶修改參數(shù)的硬件嵌入式圖像處理算法——圖像增強。論文中使用QUARTUS軟件嵌入的邏輯分析儀SignalTap對FPGA設計的模塊進行了硬件調試，給出了調試的時序圖和調試結果，經(jīng)測試分析該采集卡滿足“三維粒子圖像測速系統(tǒng)”的要求，達到了預期目標。
上傳時間： 2013-04-24
上傳用戶：cazjing
針對測量船伺服系統(tǒng)存在隨機誤差的情況，為提高角誤差的精度，基于著名的Singer模型建立了航天測量船伺服系統(tǒng)卡爾曼濾波算法，并通過計算機進行了實際測量數(shù)據(jù)的仿真實驗。從實驗仿真結果分析可看出，采用提出的算法，能夠較大程度的減小角誤差電壓含有的隨機誤差，驗證了本方法的有效性，達到了提高測量船測控精度的目的。
標簽： 卡爾曼濾波 伺服系統(tǒng) 船載 處理方法
上傳時間： 2013-11-18
上傳用戶：Avoid98
濾波器是對特定頻率的頻點或該頻點以外的頻率進行有效濾除，以得到一個特定頻率或消除一個特定頻率的電路。原型濾波器又是設計其他濾波器的基礎。本文基于MATLAB實驗平臺，研究了原型濾波器的基本概念和設計方法，介紹了巴特沃思濾波器和切比雪夫I型濾波器，并且運用MATLAB對語音信號進行頻譜分析。
標簽： 原型 仿真實現(xiàn) 濾波器 濾波分析
上傳時間： 2013-10-18
上傳用戶：432234
功能是：基于聲卡的虛擬信號發(fā)生器和基于聲卡的虛擬示波器 信號發(fā)生器是：1、以聲卡代替DAQ作為輸出卡，2、能發(fā)生的信號包括：正弦波、三角波、方波、斜波、調幅、調頻、隨機、指數(shù)、對數(shù)、微分、積分及任意公式信號，3、具有存儲功能 示波器：1、、以聲卡代替DAQ作為輸入卡，2、具有頻譜分析、儲存記憶、多種濾波、多種信號分析與處理功能
上傳時間： 2013-10-10
上傳用戶：xiaodu1124
