使用FPGA設(shè)計(jì)WiMax接收機(jī)之OFDM同步硬體電路(內(nèi)附VHDL code)
標(biāo)簽： WiMax FPGA OFDM VHDL
上傳時(shí)間： 2016-01-22
上傳用戶：zhuyibin
是一個(gè)用verilog寫成的加法器電路,可把七個(gè)元件加起來
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶：zhangzhenyu
使用硬體描述語言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門學(xué)習(xí)。VHDL基本語法架構(gòu)，VHDL的零件庫(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶：cxl274287265
非結(jié)構(gòu)化路識(shí)別，以及障礙物檢測(cè)，使用Opencv 開發(fā)。希望需要的同學(xué)趕緊下阿
標(biāo)簽： 識(shí)別
上傳時(shí)間： 2016-07-02
上傳用戶：569342831
verilog除頻器可用於編碼段運(yùn)用可以穩(wěn)定電路設(shè)計(jì)
標(biāo)簽： verilog
上傳時(shí)間： 2013-12-26
上傳用戶：372825274
本書完整的說明與充分的網(wǎng)路支援，可以使讀者能充分地掌握MATLAB的脈動(dòng)，擁有解決工程問題的最佳利器,1-10章
標(biāo)簽： 分
上傳時(shí)間： 2014-01-19
上傳用戶：lvzhr
本書完整的說明與充分的網(wǎng)路支援，可以使讀者能充分地掌握MATLAB的脈動(dòng)，擁有解決工程問題的最佳利器,11-20章
上傳時(shí)間： 2014-11-27
上傳用戶：chenbhdt
本書完整的說明與充分的網(wǎng)路支援，可以使讀者能充分地掌握MATLAB的脈動(dòng)，擁有解決工程問題的最佳利器,21-29章
上傳時(shí)間： 2014-01-21
上傳用戶：fxf126@126.com
內(nèi)含fulladder結(jié)構(gòu)檔,電路檔,測(cè)試檔(testbench)以及執(zhí)行檔(.do)
標(biāo)簽： fulladder testbench do
上傳時(shí)間： 2016-11-25
上傳用戶：wxhwjf
S3C44B0-ARM應(yīng)用板(電路+PCB+程序).rar
標(biāo)簽： ARM PCB 44
上傳時(shí)間： 2013-12-27
上傳用戶：cuiyashuo
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
