提出了一種將部分傳輸序列與遞歸最小二乘法相結(jié)合的OFDM非線性失真自適應(yīng)補(bǔ)償技術(shù)。利用部分傳輸序列降低OFDM信號(hào)的峰均比；使用遞歸最小二乘法擬合高功率放大器的幅度/幅度和幅度/相位特性曲線，對(duì)OFDM信號(hào)進(jìn)行預(yù)失真處理，以補(bǔ)償系統(tǒng)的非線性失真。仿真結(jié)果表明，所提出的方法收斂速度快，能對(duì)高功率放大器引入的非線性失真進(jìn)行有效的補(bǔ)償。
標(biāo)簽： OFDM 非線性失真 補(bǔ)償技術(shù)
上傳時(shí)間： 2013-11-15
上傳用戶(hù)：洛木卓
提出了一種應(yīng)對(duì)CDMA系統(tǒng)中有界干擾的魯棒自適應(yīng)功率控制算法.仿真結(jié)果表明,與傳統(tǒng)的功率控制算法相比,該算法性能優(yōu)越,可以使用戶(hù)獲得更高的信噪比和較低的發(fā)射功率,且系統(tǒng)容量得到了提高.
上傳時(shí)間： 2013-11-02
上傳用戶(hù)：yimoney
西數(shù)低格程序
上傳時(shí)間： 2014-12-31
上傳用戶(hù)：q123321
西數(shù)低格程序
上傳時(shí)間： 2013-11-19
上傳用戶(hù)：kelimu
我國(guó)的骨干通信網(wǎng)上的傳輸速率已經(jīng)向40 GB/s甚至是160 GB/s發(fā)展，傳輸線路以光纖作為主要的傳輸通道。與光纖相關(guān)的損耗和單模光纖的主要色散，即偏振模色散，不僅僅限制了光信號(hào)在通信過(guò)程中的傳輸距離，還很大程度上影響其通信容量。其中，偏振模色散對(duì)單模光纖高速和長(zhǎng)距離通信的影響尤為突出。因此應(yīng)現(xiàn)代光纖通信技術(shù)網(wǎng)的高速發(fā)展的需要，把當(dāng)前流行的FPGA技術(shù)應(yīng)用到單模光纖的偏振模色散的自適應(yīng)補(bǔ)償技術(shù)中，用硬件描述語(yǔ)言來(lái)實(shí)現(xiàn)，可以大大提高光纖的偏振模色散自適應(yīng)補(bǔ)償對(duì)實(shí)時(shí)性和穩(wěn)定性的要求。
標(biāo)簽： FPGA 偏振模 仿真 補(bǔ)償技術(shù)
上傳時(shí)間： 2014-01-22
上傳用戶(hù)：wfeel
Protel 自定義Title Block方法
標(biāo)簽： Protel Block Title 自定義
上傳時(shí)間： 2015-01-01
上傳用戶(hù)：黃華強(qiáng)
LMS自適應(yīng)濾波器是一種廣泛使用的數(shù)字信號(hào)處理算法，對(duì)其實(shí)現(xiàn)有多種方法．通過(guò)研究其特性的基礎(chǔ)上，提出了在FPGA 中使用軟處理的嵌入式實(shí)現(xiàn)方案，文中對(duì)實(shí)現(xiàn)方式的優(yōu)缺點(diǎn)進(jìn)行了分析，并給出了硬件實(shí)現(xiàn)中的有線字長(zhǎng)效應(yīng)進(jìn)行了詳細(xì)的分析．
標(biāo)簽： FPGA LMS 自適應(yīng)濾波器
上傳時(shí)間： 2015-01-02
上傳用戶(hù)：muhongqing
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱(chēng)為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶(hù)：cjf0304
針對(duì)傳統(tǒng)方法難以整定船載雷達(dá)伺服系統(tǒng)PID參數(shù)的問(wèn)題，將模糊參數(shù)自整定PID控制技術(shù)應(yīng)用到伺服系統(tǒng)位置回路中，通過(guò)仿真實(shí)驗(yàn)表明該方法可以不依賴(lài)系統(tǒng)的數(shù)學(xué)模型，而根據(jù)輸入輸出關(guān)系對(duì)PID參數(shù)進(jìn)行在線調(diào)整，自動(dòng)調(diào)整環(huán)路帶寬，調(diào)高系統(tǒng)的動(dòng)態(tài)性能和穩(wěn)態(tài)性能，具有很強(qiáng)的魯棒性和自適應(yīng)性。
標(biāo)簽： PID 模糊 參數(shù) 中的應(yīng)用
上傳時(shí)間： 2013-11-13
上傳用戶(hù)：shfanqiwei
自適應(yīng)多速率AMR技術(shù)剖析 自適應(yīng)多速率AMR技術(shù)剖析
標(biāo)簽： AMR 自適應(yīng)多速率
上傳時(shí)間： 2013-10-22
上傳用戶(hù)：司令部正軍級(jí)
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
