自適應波束形成是智能天線的關鍵技術，其核心是通過一些自適應波束形成算法獲得天線陣列的最佳權重，并最終最后調(diào)整主瓣專注于所需信號的到達方向，以及抑制干擾信號，通過這些方式，天線可以有效接收所需信號。在實際應用中，收斂性，復雜性和魯棒性的速度是在選擇自適應波束形成算法時要考慮的主要因素。本文聚焦于最小均方（LMS）算法和樣本矩陣求逆（SMI）的算法，分析了它們的性能，并在Matlab的幫助下將這兩個算法應用于自適應波束形成。
上傳時間： 2013-11-23
上傳用戶：ArmKing88
文中簡要介紹了自適應旁瓣對消的基本原理,旁瓣對消模塊在某雷達的應用,推導出便于工程實現(xiàn)的理論公式。在實際工作中能滿足雷達系統(tǒng)抗干擾性能指標的要求。
標簽： 自適應旁瓣 數(shù)字陣列雷達 工程實現(xiàn)
上傳時間： 2013-11-09
上傳用戶：mhp0114
在電子系統(tǒng)開發(fā)過程中，為了驗證接收系統(tǒng)的靈敏度、抗干擾性等指標，是否可以在復雜的信號環(huán)境下正常工作，需要一個復雜的信號源，該信號源應該能夠產(chǎn)生被測試系統(tǒng)在實際工作環(huán)境下的復雜接收信號，如數(shù)字調(diào)制信號，跳頻信號，噪聲干擾信號等。從而使接收系統(tǒng)工作于真實電子信號環(huán)境中。本文將闡述如何利用安捷倫ADS 仿真軟件和ESG E4438C 矢量信號發(fā)生器，產(chǎn)生用戶自定義波形的復雜信號。
上傳時間： 2013-10-20
上傳用戶：fairy0212
提出了一種將部分傳輸序列與遞歸最小二乘法相結合的OFDM非線性失真自適應補償技術。利用部分傳輸序列降低OFDM信號的峰均比；使用遞歸最小二乘法擬合高功率放大器的幅度/幅度和幅度/相位特性曲線，對OFDM信號進行預失真處理，以補償系統(tǒng)的非線性失真。仿真結果表明，所提出的方法收斂速度快，能對高功率放大器引入的非線性失真進行有效的補償。
上傳時間： 2013-11-15
上傳用戶：洛木卓
提出了一種應對CDMA系統(tǒng)中有界干擾的魯棒自適應功率控制算法.仿真結果表明,與傳統(tǒng)的功率控制算法相比,該算法性能優(yōu)越,可以使用戶獲得更高的信噪比和較低的發(fā)射功率,且系統(tǒng)容量得到了提高.
上傳時間： 2013-11-02
上傳用戶：yimoney
我國的骨干通信網(wǎng)上的傳輸速率已經(jīng)向40 GB/s甚至是160 GB/s發(fā)展，傳輸線路以光纖作為主要的傳輸通道。與光纖相關的損耗和單模光纖的主要色散，即偏振模色散，不僅僅限制了光信號在通信過程中的傳輸距離，還很大程度上影響其通信容量。其中，偏振模色散對單模光纖高速和長距離通信的影響尤為突出。因此應現(xiàn)代光纖通信技術網(wǎng)的高速發(fā)展的需要，把當前流行的FPGA技術應用到單模光纖的偏振模色散的自適應補償技術中，用硬件描述語言來實現(xiàn)，可以大大提高光纖的偏振模色散自適應補償對實時性和穩(wěn)定性的要求。
上傳時間： 2014-01-22
上傳用戶：wfeel
Protel 自定義Title Block方法
上傳時間： 2015-01-01
上傳用戶：黃華強
LMS自適應濾波器是一種廣泛使用的數(shù)字信號處理算法，對其實現(xiàn)有多種方法．通過研究其特性的基礎上，提出了在FPGA 中使用軟處理的嵌入式實現(xiàn)方案，文中對實現(xiàn)方式的優(yōu)缺點進行了分析，并給出了硬件實現(xiàn)中的有線字長效應進行了詳細的分析．
上傳時間： 2015-01-02
上傳用戶：muhongqing
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
針對傳統(tǒng)方法難以整定船載雷達伺服系統(tǒng)PID參數(shù)的問題，將模糊參數(shù)自整定PID控制技術應用到伺服系統(tǒng)位置回路中，通過仿真實驗表明該方法可以不依賴系統(tǒng)的數(shù)學模型，而根據(jù)輸入輸出關系對PID參數(shù)進行在線調(diào)整，自動調(diào)整環(huán)路帶寬，調(diào)高系統(tǒng)的動態(tài)性能和穩(wěn)態(tài)性能，具有很強的魯棒性和自適應性。
上傳時間： 2013-11-13
上傳用戶：shfanqiwei
