隨著通訊技術和電力系統的發展，對通訊用電源和電力操作電源的性能、重量、體積、效率和可靠性都提出了更高的要求。而應用于中大功率場合的全橋變換器與軟開關的結合解決了這一問題。因此，對其進行研究設計具有十分重要的意義。 首先，論文闡述PWM DC/DC變換器的軟開關技術，且根據移相控制PWM全橋變換器的主電路拓撲結構，選定適合于本論文的零電壓開關軟開關技術的電路拓撲，并對其基本工作原理進行闡述，同時給出ZVS軟開關的實現策略。 其次，對選定的主電路拓撲結構進行電路設計，給出主電路中各參量的設計及參數的計算方法，包括輸入、輸出整流橋及逆變橋的器件的選型，輸入整流濾波電路的參數設計、高頻變壓器及諧振電感的參數設計以及輸出整流濾波電路的參數設計。 然后，論述移相控制電路的形成，對移相控制芯片進行選擇，同時對移相控制芯片UC3875進行詳細的分析和設計。對主功率管MOSFET的驅動電路進行分析和設計。 最后，基于理論計算，對系統主電路進行仿真，研究其各部分設計的參數是否合乎實際電路。搭建移相控制ZV SDC/DC全橋變換器的實驗平臺，在系統實驗平臺上做了大量的實驗。 實驗結果表明，論文所設計的DC/DC變換器能很好的實現軟開關，提高效率，使輸出電壓得到穩定控制，最后通過調整移相控制電路，可實現直流輸出的寬范圍調整，具有很好的工程實用價值。
上傳時間： 2013-08-04
上傳用戶：zklh8989
直流電動機具有優良的調速特性,調速平滑、簡單,且范圍大.同時其過載能力大,能承受頻繁的沖擊負載,廣泛應用于切削機床、造紙機等高性能可控電力拖動領域. 以往直流調速系統控制器采用分立元件,其故障率高,穩定性差,技術落后,很難滿足生產的需要.隨著計算機技術及通信技術的發展,數字化直流調速系統克服了這一不足,成為直調系統的主流. 本文設計的系統以DSP為主控芯片,監控系統控制芯片使用P89C669單片機,通過上下位機的數據通訊,實現系統參數設計和調節的數字化.下面是具體工作闡述: 1.設計了電封閉直流調速系統的硬件和軟件,完成兩臺同軸電機的電封閉實驗. 2.主電路使用三菱公司的IPM-PS21867作為功率輸出模塊,同時設計了驅動保護電路、控制電路以及通信保護電路. 3.采用PWM控制方式,編寫了系統的軟件.主要包括主程序、通訊顯示程序以及中斷服務子程序. 4.完成了樣機的整體布局和調試,實現了系統的雙閉環控制. 5.針對由于負載、轉動慣量等的變化影響系統的調速性能,本文基于模型參考自適應控制原理,給出了雙閉環調速系統自適應的Narendra方案的具體實現,通過仿真驗證方案的可行性.
上傳時間： 2013-04-24
上傳用戶：kennyplds
本文主要的研究為對轉永磁無刷直流電動機控制問題，對轉永磁無刷直流電動機在艦船、水下航行器等對轉推進系統中有著廣泛的應用前景。它具有無刷直流電動機的一切優點：功率密度大、調速性能好、運行效率高、結構簡單、運行可靠、維護方便等等。其與普通的永磁無刷直流電動機的差別僅僅在于原來靜止的電樞部分和旋轉的永磁體部分都可以相對于靜止部分旋轉，即有兩個轉子，根據作用力與反作用力的原理，兩個轉子受到的電磁轉矩在任意時刻都是大小相等、方向相反的。因此兩個轉子必將沿著相反的方向旋轉。 論文主要工作和創新點如下： 1)介紹了對轉永磁無刷直流電機與普通永磁無刷直流電機的區別、優點及應用，詳細分析了其工作原理，并建立對轉永磁無刷直流電機本體的數學模型，接著利用MATLAB/Simulink建立對轉永磁無刷直流電機的仿真模型。 2)研究了無位置傳感器對轉永磁無刷直流電機的控制方法。采用基于DSP的三次諧波過零點檢測方法來檢測電機轉子的位置與轉速，采用數字鎖相環對三次諧波過零點進行90°延遲： 3)控制系統采用雙閉環控制，即速度環與電流環來組成調速控制系統，其中速度環采用了基于改進的BP神經網絡PID自適應控制，電流環采用滯環控制，并對整個系統進行仿真。 4)在仿真研究的基礎上，本文進行了以TMS320I~F2407A的DSP芯片為控制核心的無位置傳感器對轉永磁無刷直流電機數字控制系統的軟硬件設計。
上傳時間： 2013-04-24
上傳用戶：lw852826
本文的目的在于設計一個自適應噪音抵消系統,使其能消除含噪語音信號中的背景噪音,達到提高語音信號質量的目的.主要工作分為兩大部分.本文在第一部分介紹了自適應數字濾波器的基本理論思想,具體闡述了自適應噪聲抵消系統基本原理,并對自適應噪聲抵消系統的指標、抵消性能進行了計算分析.自適應濾波器的算法是整個系統的核心,在第一部分中,對兩種最基本的自適應算法,進行了詳細的介紹和分析,并針對兩種算法的優缺點進行了詳細的比較.這一部分中最關鍵的是對設計的噪聲抵消系統進行計算機仿真,驗證系統設計的合理性和算法的正確性.通過對自適應噪聲抵消器的MATLAB仿真及對仿真圖形的分析,驗證了系統設計和自適應算法的可行性.第二部分主要完成自適應噪聲抵消系統的硬件設計和軟件編程.在第一部分計算機仿真分析的基礎上,利用高速信號處理芯片DSP(TMS320LF2407)設計了一個噪聲干擾抵消系統,在高速信號處理芯片(TMS320LF2407)上開發實現了自適應LMS算法.
標簽： DSP
上傳時間： 2013-06-28
上傳用戶：zklh8989
關于半橋或全橋自舉式浮動柵極驅動的四個中文文檔，為飛兆和IR公司技術文檔，介紹了自舉電路元件的選取及實際問題解決。可從其官網中下載。這里集合上傳~
標簽： 驅動
上傳時間： 2013-07-30
上傳用戶：碉堡1234
本論文在詳細研究MIL-STD-1553B數據總線協議以及參考國外芯片設計的基礎上，結合目前新興的EDA技術和大規模可編程技術，提出了一種全新的基于FPGA的1553B總線接口芯片的設計方法。 從專用芯片實現的具體功能出發，結合自頂向下的設計思想，給出了總線接口的總體設計方案，考慮到電路的具體實現對結構進行模塊細化。在介紹模擬收發器模塊的電路設計后，重點介紹了基于FPGA的BC、RT、MT三種類型終端設計，最終通過工作方式選擇信號以及其他控制信號將此三種終端結合起來以達到通用接口的功能。同時給出其設計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結果。為了資源的合理利用，對其中相當部分模塊進行復用。在設計過程中采用自頂向下、碼型轉換中的全數字鎖相環、通用異步收發器UART等關鍵技術。本設計使用VHDL描述，在此基礎之上采用專門的綜合軟件對設計進行了綜合優化，在FPGA芯片EP1K100上得以實現。通過驗證證明該設計能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強的檢錯能力。 最后設計了總線接口芯片測試系統，選擇TMS320LF2407作為主處理器，測試主要包括主處理器的自發自收驗證，加入RS232串口調試過程提高測試數據的直觀性。驗證的結果表明本文提出的設計方案是合理的。
上傳時間： 2013-06-04
上傳用戶：ayfeixiao
現場可編程門陣列(FPGA)的發展已經有二十多年，從最初的1200門發展到了目前數百萬門至上千萬門的單片FPGA芯片。現在，FPGA已廣泛地應用于通信、消費類電子和車用電子類等領域，但國內市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統性能的重要因素。目前，為了消除FPGA芯片內的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(DLL)和鎖相環(PLL)兩種方法，而其各自又分為數字設計和模擬設計。雖然用模擬的方法實現的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設計難易程度以及可復用性等多方面考慮，我們更愿意采用數字的方法來實現。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎，對全數字延時鎖相環(DLL)電路進行分析研究和設計，在此基礎上設計出具有自主知識產權的模塊電路。 本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設計、晶體管級電路設計和仿真以及最后對設計好的電路仿真分析、電路的優化等做了大量的工作，通過比較DLL與PLL、數字DLL與模擬DLL，深入的分析了全數字DLL模塊電路組成結構和工作原理，設計出了符合指標要求的全數字DLL模塊電路，為開發自我知識產權的FPGA奠定了堅實的基礎。 本文先簡要介紹FPGA及其時鐘管理技術的發展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優劣。接著詳細論述了DLL模塊及各部分電路的工作原理和電路的設計考慮，給出了全數字DLL整體架構設計。最后對DLL整體電路進行整體仿真分析，驗證電路功能，得出應用參數。在設計中，用Verilog-XL對部分電路進行數字仿真，Spectre對進行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設計采用TSMC0.18μmCMOS工藝庫建模，設計出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達到了國外同類產品的相應指標。最后完成了輸出電路設計，可以實現時鐘占空比調節，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。
上傳時間： 2013-06-10
上傳用戶：yd19890720
無線傳感器網絡（Wireless Sensor Networks，WSN）是由大量傳感器節點組成，這些節點部署在監測區域內通過無線通信方式，形成的一個多跳自組織的網絡。整個網絡的作用是協作地感知、采集和處理網絡覆蓋區域中監測對象的信息，并發送給觀察者，可廣泛應用于環境監測、醫療護理、軍事、商業等多個領域。 媒體訪問控制（Medium Access Control，MAC）協議處于無線傳感器網絡協議的物理層和路由層之間，用于在傳感器節點間公平有效地共享通信媒介，對傳感器網絡的性能有較大影響。與傳統無線網絡不同，提高能量效率和可擴展性是無線傳感器網絡MAC協議設計的主要目標。 本文主要闡述基于FPGA對IEEE802．15．4 MAC層功能的實現。首先介紹了無線傳感器網絡的體系結構、MAC協議的設計要求以及已有的MAC層協議，討論了無線傳感器網絡MAC層的主要要求和功能。然后詳細介紹和分析了IEEE802．15．4的MAC協議，并在此基礎上，通過NS2平臺對MAC層協議進行了仿真，研究不同網絡負荷下信道訪問機制的各個參數對吞吐量，丟包率，傳輸延時的影響，分析了隱蔽站問題、確認幀機制。 本文對MAC層中的主要功能，諸如數據收發、幀處理、信道接入方式以及幀檢驗等提出了基于FPGA的硬件解決方法。設計選用硬件描述語言VerilogHDL，在QuartusⅡ中完成模塊的綜合和布局布線，在QuartusⅡ和Modelsim中進行時序仿真驗證，最終下載到自主設計Altera公司的Cyclone開發板中。 對設計的驗證采取的是由里及外的方式，先對系統主模塊的功能進行驗證，然后下載到與CC2430開發板相連接的FPGA中對設計進行驗證測試。驗證流程是功能仿真、時序仿真和板級調試，最終通過測試，驗證了該設計的功能。測試結果表明，該模塊能滿足無線傳感器網絡低速率應用環境的需要，具有優良的擴展性能，達到了預期的設計目標。
上傳時間： 2013-06-14
上傳用戶：竺羽翎2222
本文將高效數字調制方式QAM和軟件無線電技術相結合，在大規模可編程邏輯器件FPGA上對16QAM算法實現。在當今頻譜資源日趨緊缺的情況下有很大現實意義。 論文對16QAM軟件實現的基礎理論，帶通采樣理論、變速率數字信號處理相關抽取內插技術做了推導和分析；深入研究了軟件無線電核心技術數字下變頻原理和其實現結構；對CIC、半帶等高效數字濾波器原理結構和性能作了研究；16QAM調制和解調系統設計采用自項向下設計思想；采用硬件描述語言VerilogHDL在EDA工具QuartusII環境下實現代碼輸入；對系統調試采用了算法仿真和在系統實測調試相結合方法。 論文首先對16QAM調制解調算法進行系統級仿真，并對實現的各模塊的可行性仿真驗證，在此基礎上，完成了調制端16QAM信號的時鐘分頻模塊、串并轉換模塊、星座映射、8倍零值內插、低通濾波以及FPGA和AD9857接口等模塊；解調器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實現了16QAM調制器；給出了中頻信號時域測試波形和頻譜圖。本系統在200KHz帶寬下實現了512Kbps的高速數據數率傳輸。論文還對增強型數字鎖相環EPLL的實現結構進行了研究和性能分析。
上傳時間： 2013-07-10
上傳用戶：kennyplds
數據采集系統是信號與信息處理系統中不可缺少的重要組成部分，同時也是軟件無線電系統中的核心模塊，在現代雷達系統以及無線基站系統中的應用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應性及靈活性的要求，并充分體現在高性能FPGA平臺上設計SOC系統的思路，本文提出了由高速高精度A/D轉換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數據采集系統設計方案及實現方法。其中FPGA作為本系統的控制核心和傳輸橋梁，發揮了極其重要的作用。通過FPGA不僅完成了系統中全部數字電路部分的設計，并且使系統具有了較高的可適應性、可擴展性和可調試性。 在時序數字邏輯設計上，充分利用FPGA中豐富的時序資源，如鎖相環PLL、觸發器，緩沖器FIFO、計數器等，能夠方便的完成對系統輸入輸出時鐘的精確控制以及根據系統需要對各處時序延時進行修正。 在存儲器設計上，采用FPGA片內存儲器。可根據系統需要隨時進行設置，并且能夠方便的完成數據格式的合并、拆分以及數據傳輸率的調整。 在傳輸接口設計上，采用并行接口和PCI總線接口的兩種數據傳輸模式。通過FPGA中的宏功能模塊和IP資源實現了對這兩種接口的邏輯控制，可使系統方便的在兩種傳輸模式下進行切換。 在系統工作過程控制上，通過VB程序編寫了應用于PC端的上層控制軟件。并通過并行接口實現了PC和FPGA之間的交互，從而能夠方便的在PC機上完成對系統工作過程的控制和工作模式的選擇。 在系統調試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實時準確的驗證了在系統整個傳輸過程中數據的正確性和時序性，并極大的降低了用常規儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設計進行了詳細分析，并對每個模塊都給出了精確的仿真結果。同時，文中還在其它章節詳細介紹了系統的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統的仿真結果和測試結果給出了分析及討論。最后還附上了系統的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。
上傳時間： 2013-07-09
上傳用戶：sdfsdfs
