為了提高數(shù)字水印抗擊各種圖像攻擊的性能和保持圖像的穩(wěn)健性和不可見性，提出了一種基于離散小波變換（DWT），SVD（singular value decomposition）奇異值分解水印圖像和原始載體圖像的離散余弦變換（DCT）的自適應(yīng)水印嵌入算法，主要是將水印圖像的兩次小波變換后的低頻分量潛入到原始圖像分塊經(jīng)過SVD分解的S分量矩陣中，同時(shí)根據(jù)圖像的JPEG壓縮比的不同計(jì)算各個圖像塊的水印調(diào)節(jié)因子。實(shí)驗(yàn)證明該算法在抗擊JPEG壓縮、中值濾波、加噪等均具有很好的魯棒性，嵌入后的圖像的PSNR達(dá)到38，具有良好的視覺掩蔽性
標(biāo)簽： 數(shù)字水印算法
上傳時(shí)間： 2013-10-09
上傳用戶：ca05991270
自適應(yīng)信號處理的理論和技術(shù)已經(jīng)成為人們常用濾波和去噪技術(shù)。文中講述了自適應(yīng)濾波的原理以及LMS算法和RLS算法兩種基本自適應(yīng)算法的原理及步驟。并用MATLAB分別對兩種算法進(jìn)行了自適應(yīng)濾波仿真和實(shí)現(xiàn)。
標(biāo)簽： LMS RLS 算法 自適應(yīng)濾波
上傳時(shí)間： 2013-11-26
上傳用戶：1051290259
關(guān)于multisim如何自定義元器件
上傳時(shí)間： 2013-10-14
上傳用戶：zw380105939
在本課題中，兼顧了效率及線性度，采用自適應(yīng)預(yù)失真前饋復(fù)合線性化系統(tǒng)來改善高功率放大器的線性度。由于加入自適應(yīng)控制模塊，射頻電路不受溫度、時(shí)漂、輸入功率等的影響，可始終處于較佳工作狀態(tài)，這使得整個放大系統(tǒng)更為實(shí)用，也更具有拓展價(jià)值。
上傳時(shí)間： 2013-11-21
上傳用戶：xauthu
負(fù)反饋放大電路之所以能夠產(chǎn)生自激振蕩，是因?yàn)樵诜糯箅娐分写嬖?RC 環(huán)節(jié)。于是在放大電路的高頻或低頻段會產(chǎn)生附加相移DjAF ，如DjAF的足夠大，使負(fù)反饋?zhàn)兂烧答仭?/p>
上傳時(shí)間： 2014-01-26
上傳用戶：lizhen9880
【開源】線性CCD自適應(yīng)性算法攻略
上傳時(shí)間： 2013-10-23
上傳用戶：forzalife
要想獲得最低的失調(diào)和漂移性能，斬波穩(wěn)定(自穩(wěn)零)放大器可能是唯一的解決方案。最好的雙極性放大器的失調(diào)電壓為25 V，漂移為0.1 V/ºC。斬波放大器盡管存在一些不利影響，但可提供低于5 V的失調(diào)電壓，而且不會出現(xiàn)明顯的失調(diào)漂移，
標(biāo)簽： 斬波穩(wěn)定 零 精密 運(yùn)算放大器
上傳時(shí)間： 2013-12-25
上傳用戶：z754970244
Protel 自定義Title Block方法
標(biāo)簽： Protel Block Title 自定義
上傳時(shí)間： 2014-12-24
上傳用戶：yl1140vista
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
用來接收上位機(jī)的電壓輸出命令! 通過不斷對輸出采樣得到多組數(shù)據(jù)!先后利用最小二乘法曲線擬合及二分法進(jìn)行自適應(yīng)調(diào)整!以達(dá)到穩(wěn)定輸出的目的" 本方案還采用軟件保護(hù)和硬件保護(hù)雙保險(xiǎn)的設(shè)計(jì)!確保電源及用電器的安全" 此外!還具有電流實(shí)時(shí)監(jiān)控!設(shè)定電流閾值等功能"
上傳時(shí)間： 2014-12-24
上傳用戶：hj_18
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
