亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

自動(dòng)導(dǎo)引車(chē)

  • 基于DSP的自適應(yīng)噪聲抵消器設(shè)計(jì).rar

    本文的目的在于設(shè)計(jì)一個(gè)自適應(yīng)噪音抵消系統(tǒng),使其能消除含噪語(yǔ)音信號(hào)中的背景噪音,達(dá)到提高語(yǔ)音信號(hào)質(zhì)量的目的.主要工作分為兩大部分.本文在第一部分介紹了自適應(yīng)數(shù)字濾波器的基本理論思想,具體闡述了自適應(yīng)噪聲抵消系統(tǒng)基本原理,并對(duì)自適應(yīng)噪聲抵消系統(tǒng)的指標(biāo)、抵消性能進(jìn)行了計(jì)算分析.自適應(yīng)濾波器的算法是整個(gè)系統(tǒng)的核心,在第一部分中,對(duì)兩種最基本的自適應(yīng)算法,進(jìn)行了詳細(xì)的介紹和分析,并針對(duì)兩種算法的優(yōu)缺點(diǎn)進(jìn)行了詳細(xì)的比較.這一部分中最關(guān)鍵的是對(duì)設(shè)計(jì)的噪聲抵消系統(tǒng)進(jìn)行計(jì)算機(jī)仿真,驗(yàn)證系統(tǒng)設(shè)計(jì)的合理性和算法的正確性.通過(guò)對(duì)自適應(yīng)噪聲抵消器的MATLAB仿真及對(duì)仿真圖形的分析,驗(yàn)證了系統(tǒng)設(shè)計(jì)和自適應(yīng)算法的可行性.第二部分主要完成自適應(yīng)噪聲抵消系統(tǒng)的硬件設(shè)計(jì)和軟件編程.在第一部分計(jì)算機(jī)仿真分析的基礎(chǔ)上,利用高速信號(hào)處理芯片DSP(TMS320LF2407)設(shè)計(jì)了一個(gè)噪聲干擾抵消系統(tǒng),在高速信號(hào)處理芯片(TMS320LF2407)上開(kāi)發(fā)實(shí)現(xiàn)了自適應(yīng)LMS算法.

    標(biāo)簽: DSP

    上傳時(shí)間: 2013-06-28

    上傳用戶(hù):zklh8989

  • 自舉驅(qū)動(dòng)中文資料.rar

    關(guān)于半橋或全橋自舉式浮動(dòng)?xùn)艠O驅(qū)動(dòng)的四個(gè)中文文檔,為飛兆和IR公司技術(shù)文檔,介紹了自舉電路元件的選取及實(shí)際問(wèn)題解決。可從其官網(wǎng)中下載。這里集合上傳~

    標(biāo)簽: 驅(qū)動(dòng)

    上傳時(shí)間: 2013-07-30

    上傳用戶(hù):碉堡1234

  • 1553B總線(xiàn)接口技術(shù)研究及FPGA實(shí)現(xiàn).rar

    本論文在詳細(xì)研究MIL-STD-1553B數(shù)據(jù)總線(xiàn)協(xié)議以及參考國(guó)外芯片設(shè)計(jì)的基礎(chǔ)上,結(jié)合目前新興的EDA技術(shù)和大規(guī)模可編程技術(shù),提出了一種全新的基于FPGA的1553B總線(xiàn)接口芯片的設(shè)計(jì)方法。 從專(zhuān)用芯片實(shí)現(xiàn)的具體功能出發(fā),結(jié)合自頂向下的設(shè)計(jì)思想,給出了總線(xiàn)接口的總體設(shè)計(jì)方案,考慮到電路的具體實(shí)現(xiàn)對(duì)結(jié)構(gòu)進(jìn)行模塊細(xì)化。在介紹模擬收發(fā)器模塊的電路設(shè)計(jì)后,重點(diǎn)介紹了基于FPGA的BC、RT、MT三種類(lèi)型終端設(shè)計(jì),最終通過(guò)工作方式選擇信號(hào)以及其他控制信號(hào)將此三種終端結(jié)合起來(lái)以達(dá)到通用接口的功能。同時(shí)給出其設(shè)計(jì)邏輯框圖、算法流程圖、引腳說(shuō)明以及部分模塊的仿真結(jié)果。為了資源的合理利用,對(duì)其中相當(dāng)部分模塊進(jìn)行復(fù)用。在設(shè)計(jì)過(guò)程中采用自頂向下、碼型轉(zhuǎn)換中的全數(shù)字鎖相環(huán)、通用異步收發(fā)器UART等關(guān)鍵技術(shù)。本設(shè)計(jì)使用VHDL描述,在此基礎(chǔ)之上采用專(zhuān)門(mén)的綜合軟件對(duì)設(shè)計(jì)進(jìn)行了綜合優(yōu)化,在FPGA芯片EP1K100上得以實(shí)現(xiàn)。通過(guò)驗(yàn)證證明該設(shè)計(jì)能夠完成BC/RT/MT三種模式的工作,能處理多種消息格式的傳輸,并具有較強(qiáng)的檢錯(cuò)能力。 最后設(shè)計(jì)了總線(xiàn)接口芯片測(cè)試系統(tǒng),選擇TMS320LF2407作為主處理器,測(cè)試主要包括主處理器的自發(fā)自收驗(yàn)證,加入RS232串口調(diào)試過(guò)程提高測(cè)試數(shù)據(jù)的直觀性。驗(yàn)證的結(jié)果表明本文提出的設(shè)計(jì)方案是合理的。

    標(biāo)簽: 1553B FPGA 總線(xiàn)接口

    上傳時(shí)間: 2013-06-04

    上傳用戶(hù):ayfeixiao

  • 基于FPGA控制的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).rar

    數(shù)據(jù)采集系統(tǒng)是信號(hào)與信息處理系統(tǒng)中不可缺少的重要組成部分,同時(shí)也是軟件無(wú)線(xiàn)電系統(tǒng)中的核心模塊,在現(xiàn)代雷達(dá)系統(tǒng)以及無(wú)線(xiàn)基站系統(tǒng)中的應(yīng)用越來(lái)越廣泛。為了能夠滿(mǎn)足目前對(duì)軟件無(wú)線(xiàn)電接收機(jī)自適應(yīng)性及靈活性的要求,并充分體現(xiàn)在高性能FPGA平臺(tái)上設(shè)計(jì)SOC系統(tǒng)的思路,本文提出了由高速高精度A/D轉(zhuǎn)換芯片、高性能FPGA、PCI總線(xiàn)接口、DB25并行接口組成的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案及實(shí)現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁,發(fā)揮了極其重要的作用。通過(guò)FPGA不僅完成了系統(tǒng)中全部數(shù)字電路部分的設(shè)計(jì),并且使系統(tǒng)具有了較高的可適應(yīng)性、可擴(kuò)展性和可調(diào)試性。 在時(shí)序數(shù)字邏輯設(shè)計(jì)上,充分利用FPGA中豐富的時(shí)序資源,如鎖相環(huán)PLL、觸發(fā)器,緩沖器FIFO、計(jì)數(shù)器等,能夠方便的完成對(duì)系統(tǒng)輸入輸出時(shí)鐘的精確控制以及根據(jù)系統(tǒng)需要對(duì)各處時(shí)序延時(shí)進(jìn)行修正。 在存儲(chǔ)器設(shè)計(jì)上,采用FPGA片內(nèi)存儲(chǔ)器。可根據(jù)系統(tǒng)需要隨時(shí)進(jìn)行設(shè)置,并且能夠方便的完成數(shù)據(jù)格式的合并、拆分以及數(shù)據(jù)傳輸率的調(diào)整。 在傳輸接口設(shè)計(jì)上,采用并行接口和PCI總線(xiàn)接口的兩種數(shù)據(jù)傳輸模式。通過(guò)FPGA中的宏功能模塊和IP資源實(shí)現(xiàn)了對(duì)這兩種接口的邏輯控制,可使系統(tǒng)方便的在兩種傳輸模式下進(jìn)行切換。 在系統(tǒng)工作過(guò)程控制上,通過(guò)VB程序編寫(xiě)了應(yīng)用于PC端的上層控制軟件。并通過(guò)并行接口實(shí)現(xiàn)了PC和FPGA之間的交互,從而能夠方便的在PC機(jī)上完成對(duì)系統(tǒng)工作過(guò)程的控制和工作模式的選擇。 在系統(tǒng)調(diào)試方面,充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI,實(shí)時(shí)準(zhǔn)確的驗(yàn)證了在系統(tǒng)整個(gè)傳輸過(guò)程中數(shù)據(jù)的正確性和時(shí)序性,并極大的降低了用常規(guī)儀器觀測(cè)FPGA中眾多待測(cè)引腳的難度。 本文第四章針對(duì)FPGA中各功能模塊的邏輯設(shè)計(jì)進(jìn)行了詳細(xì)分析,并對(duì)每個(gè)模塊都給出了精確的仿真結(jié)果。同時(shí),文中還在其它章節(jié)詳細(xì)介紹了系統(tǒng)的硬件電路設(shè)計(jì)、并行接口設(shè)計(jì)、PCI接口設(shè)計(jì)、PC端控制軟件設(shè)計(jì)以及用于調(diào)試過(guò)程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法,并且也對(duì)系統(tǒng)的仿真結(jié)果和測(cè)試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計(jì)圖、實(shí)物圖及注釋詳細(xì)的相關(guān)源程序清單。

    標(biāo)簽: FPGA 控制 高速數(shù)據(jù)

    上傳時(shí)間: 2013-07-09

    上傳用戶(hù):sdfsdfs

  • 在仿真環(huán)境下實(shí)現(xiàn)TMS320C6000系列DSP的程序自引導(dǎo).rar

    在仿真環(huán)境下實(shí)現(xiàn)TMS320C6000系列DSP的程序自引導(dǎo)

    標(biāo)簽: C6000 320C 6000 TMS

    上傳時(shí)間: 2013-08-03

    上傳用戶(hù):tdyoung

  • AN-6076供高電壓柵極驅(qū)動(dòng)器IC使用的自舉電路的設(shè)計(jì)和使用準(zhǔn)則

    本文講述了一種運(yùn)用于功率型MOSFET 和IGBT 設(shè)計(jì)性能自舉式柵極驅(qū)動(dòng)電路的系統(tǒng)方法,適用于高頻率,大功率及高效率的開(kāi)關(guān)應(yīng)用場(chǎng)合。不同經(jīng)驗(yàn)的電力電子工程師們都能從中獲益。在大多數(shù)開(kāi)關(guān)應(yīng)用中

    標(biāo)簽: 6076 AN 高電壓 柵極驅(qū)動(dòng)器IC

    上傳時(shí)間: 2013-04-24

    上傳用戶(hù):520

  • 基于FPGA的自適應(yīng)濾波器設(shè)計(jì)與實(shí)現(xiàn)

    自適應(yīng)濾波器是統(tǒng)計(jì)信號(hào)處理的一個(gè)重要組成部分。在實(shí)際應(yīng)用中,由于沒(méi)有充足的信息來(lái)設(shè)計(jì)固定系數(shù)的數(shù)字濾波器,或者設(shè)計(jì)規(guī)則會(huì)在濾波器正常運(yùn)行時(shí)改變,因此我們需要研究自適應(yīng)濾波器。凡是需要處理未知統(tǒng)計(jì)環(huán)境下運(yùn)算結(jié)果所產(chǎn)生的信號(hào)或需要處理非平穩(wěn)信號(hào)時(shí),自適應(yīng)濾波器可以提供一種吸引人的解決方法,而且其性能通常遠(yuǎn)優(yōu)于用常規(guī)方法設(shè)計(jì)的固定濾波器。此外,自適應(yīng)濾波器還能提供非自適應(yīng)方法所不可能提供的新的信號(hào)處理能力。 本論文從自適應(yīng)濾波器研究的重要意義入手,介紹了線(xiàn)性自適應(yīng)濾波器的基本原理、算法及設(shè)計(jì)方法,對(duì)幾種基于最小均方誤差準(zhǔn)則或最小平方誤差準(zhǔn)則的自適應(yīng)濾波器算法進(jìn)行研究,最終基于一改近的LMS算法設(shè)計(jì)復(fù)數(shù)自適應(yīng)濾波器,并以VHDL語(yǔ)言編寫(xiě)在maxplus平臺(tái)上進(jìn)行仿真測(cè)試。

    標(biāo)簽: FPGA 自適應(yīng)濾波器

    上傳時(shí)間: 2013-07-11

    上傳用戶(hù):W51631

  • 基于FPGA的高速采樣自適應(yīng)濾波系統(tǒng)的研究

    自適應(yīng)濾波器的硬件實(shí)現(xiàn)一直是自適應(yīng)信號(hào)處理領(lǐng)域研究的熱點(diǎn)。隨著電子技術(shù)的發(fā)展,數(shù)字系統(tǒng)功能越來(lái)越強(qiáng)大,對(duì)器件的響應(yīng)速度也提出更高的要求。 本文針對(duì)用通用DSP 芯片實(shí)現(xiàn)的自適應(yīng)濾波器處理速度低和用HDL語(yǔ)言編寫(xiě)底層代碼用FPGA實(shí)現(xiàn)的自適應(yīng)濾波器開(kāi)發(fā)效率低的缺點(diǎn),提出了一種基于DSP Builder系統(tǒng)建模的設(shè)計(jì)方法。以隨機(jī)2FSK信號(hào)作為研究對(duì)象,首先在matlab上編寫(xiě)了LMS去噪自適應(yīng)濾波器的點(diǎn)M文件,改變自適應(yīng)參數(shù),進(jìn)行了一系列的仿真,對(duì)算法迭代步長(zhǎng)、濾波器的階數(shù)與收斂速度和濾波精度進(jìn)行了研究,得出了最佳自適應(yīng)參數(shù),即迭代步長(zhǎng)μ=0.0057,濾波器階數(shù)m=8,為硬件實(shí)現(xiàn)提供了參考。 然后,利用最新DSP Builder工具建立了基于LMS算法的8階2FSK信號(hào)去噪自適應(yīng)濾波器的模型,結(jié)合多種EDA工具,在EPFlOKl00EQC208-1器件上設(shè)計(jì)出了最高數(shù)據(jù)處理速度為36.63MHz的8階LMS自適應(yīng)濾波器,其速度是文獻(xiàn)[3]通過(guò)編寫(xiě)底層VHDL代碼設(shè)計(jì)的8階自適應(yīng)濾波器數(shù)據(jù)處理速度7倍多,是文獻(xiàn)[50]采用DSP通用處理器TMS320C54X設(shè)計(jì)的8階自適應(yīng)濾波器處理速度25倍多,開(kāi)發(fā)效率和器件性能都得到了大大地提高,這種全新的設(shè)計(jì)理念與設(shè)計(jì)方法是EDA技術(shù)的前沿與發(fā)展方向。 最后,采用異步FIFO技術(shù),設(shè)計(jì)了高速采樣自適應(yīng)濾波系統(tǒng),完成了對(duì)雙通道AD器件AD9238與自適應(yīng)濾波器的高速匹配控制,在QuartusⅡ上進(jìn)行了仿真,給出了系統(tǒng)硬件實(shí)現(xiàn)的原理框圖,并將采樣濾波控制器與異步FIF0集成到同一芯片上,既能有效降低高頻可能引起的干擾又降低了系統(tǒng)的成本。

    標(biāo)簽: FPGA 高速采樣 自適應(yīng)濾波

    上傳時(shí)間: 2013-06-01

    上傳用戶(hù):ynwbosss

  • 基于FPGA的雙自觸發(fā)脈沖激光測(cè)距關(guān)鍵技術(shù)研究

    激光測(cè)距技術(shù)被廣泛應(yīng)用于現(xiàn)代工業(yè)測(cè)量、航空與大地的測(cè)量、國(guó)防及通信等諸多領(lǐng)域。本文從已獲得廣泛應(yīng)用的脈沖激光測(cè)距技術(shù)入手,重點(diǎn)分析了近年提出的自觸發(fā)脈沖激光測(cè)距技術(shù)(STPLR)特別是其中的雙自觸發(fā)脈沖激光測(cè)距技術(shù)(BSTPLR),通過(guò)分析發(fā)現(xiàn)其核心部件之一就是用于測(cè)量激光脈沖飛行時(shí)間(周期)的高精度高速計(jì)數(shù)器,而目前一般的方式是采用昂貴的進(jìn)口高速計(jì)數(shù)器或?qū)S眉呻娐?ASIC)來(lái)完成,這使得激光測(cè)距儀在研發(fā)、系統(tǒng)的改造升級(jí)和自主知識(shí)產(chǎn)權(quán)保護(hù)等諸多方面受到制約,同時(shí)在其整體性能上特別是在集成化、小型化和高可靠性方面帶來(lái)阻礙。為此,本文研究了采用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)來(lái)實(shí)現(xiàn)脈沖激光測(cè)距中的高精度高速計(jì)數(shù)及其他相關(guān)功能,基本解決了以上存在的問(wèn)題。 論文通過(guò)對(duì)雙自觸發(fā)脈沖激光測(cè)距的主要技術(shù)要求和技術(shù)指標(biāo)進(jìn)行分析,對(duì)其中的信號(hào)處理單元采用了FPGA+單片機(jī)的設(shè)計(jì)形式。由FPGA主控芯片(EPF10K20TC144-4)作為周期測(cè)量模塊,在整個(gè)測(cè)距系統(tǒng)中是信號(hào)處理的核心部件,借助其用戶(hù)可編程特性及很高的內(nèi)部時(shí)鐘頻率,設(shè)計(jì)了專(zhuān)用于BSTPLR的高速高精度計(jì)數(shù)芯片,負(fù)責(zé)對(duì)測(cè)距信號(hào)產(chǎn)生電路中的時(shí)刻鑒別電路輸出信號(hào)進(jìn)行計(jì)數(shù)。數(shù)據(jù)處理模塊則主要由單片機(jī)(AT89C51)來(lái)實(shí)現(xiàn)。系統(tǒng)可以通過(guò)鍵盤(pán)預(yù)置門(mén)控信號(hào)的寬度以均衡測(cè)量的精度和速度,測(cè)量結(jié)果采用7位LED數(shù)碼管顯示。本設(shè)計(jì)在近距離(大尺寸)范圍內(nèi)實(shí)驗(yàn)測(cè)試時(shí)基本滿(mǎn)足設(shè)計(jì)要求。

    標(biāo)簽: FPGA 自觸發(fā)脈沖 激光測(cè)距 關(guān)鍵技術(shù)

    上傳時(shí)間: 2013-06-02

    上傳用戶(hù):

  • 開(kāi)關(guān)磁阻電機(jī)的新型齒極結(jié)構(gòu)及自組織模糊控制

    開(kāi)關(guān)磁阻電機(jī)驅(qū)動(dòng)系統(tǒng)(SRD)是一種新型交流驅(qū)動(dòng)系統(tǒng),以結(jié)構(gòu)簡(jiǎn)單、堅(jiān)固耐用、成本低廉、控制參數(shù)多、控制方法靈活、可得到各種所需的機(jī)械特性,而備受矚目,應(yīng)用日益廣泛.并且SRD在寬廣的調(diào)速范圍內(nèi)均具有較高的效率,這一點(diǎn)是其它調(diào)速系統(tǒng)所不可比擬的.但開(kāi)關(guān)磁阻電機(jī)(SRM)的振動(dòng)與噪聲比較大,這影響了SRD在許多領(lǐng)域的應(yīng)用.本文針對(duì)上述問(wèn)題進(jìn)行了研究,提出了一種新型齒極結(jié)構(gòu),可有效降低開(kāi)關(guān)磁阻電機(jī)的振動(dòng)與噪聲.通過(guò)電磁場(chǎng)有限元計(jì)算可看出,在新型齒極結(jié)構(gòu)下,導(dǎo)致開(kāi)關(guān)磁阻電機(jī)振動(dòng)與噪聲的徑向力大為減小,尤其是當(dāng)轉(zhuǎn)子極相對(duì)定子極位于關(guān)斷位置時(shí),徑向力大幅度地減小,并改善了徑向力沿定子圓周的分布,使其波動(dòng)減小,從而減小了定子鐵心的變形與振動(dòng),進(jìn)而降低了開(kāi)關(guān)磁阻電機(jī)的噪聲.靜態(tài)轉(zhuǎn)矩因轉(zhuǎn)子極開(kāi)槽也略微減小,但對(duì)電機(jī)的效率影響不大.開(kāi)關(guān)磁阻電機(jī)因磁路的飽和導(dǎo)致參數(shù)的非線(xiàn)性,又因在不同控制方式下是變結(jié)構(gòu)的.這使得開(kāi)關(guān)磁阻電機(jī)的控制非常困難.經(jīng)典的線(xiàn)性控制方法如PI、PID等方法用于開(kāi)關(guān)磁阻電機(jī)的控制,效果不好.其它的控制方法如滑模變結(jié)構(gòu)控制、狀態(tài)空間控制方法等可取得較好的控制效果但大都比較復(fù)雜,實(shí)現(xiàn)起來(lái)比較困難.而智能控制方法如模糊控制本身為一種非線(xiàn)性控制方法,對(duì)于非線(xiàn)性、變結(jié)構(gòu)、時(shí)變的被控對(duì)象均可取得較好的控制效果且不需知道被控對(duì)象的數(shù)學(xué)模型,這對(duì)于很難精確建模的開(kāi)關(guān)磁阻電機(jī)來(lái)說(shuō)尤其適用.同時(shí),模糊控制實(shí)現(xiàn)比較容易.但對(duì)于變參數(shù)、變結(jié)構(gòu)的開(kāi)關(guān)磁阻電機(jī)來(lái)說(shuō)固定參數(shù)的模糊控制在不同條件下其控制效果難以達(dá)到最優(yōu).為取得最優(yōu)的控制效果,該文采用帶修正因子的自組織模糊控制器,采用單純形加速優(yōu)化算法通過(guò)在線(xiàn)調(diào)整參數(shù),達(dá)到了較好的控制效果.仿真結(jié)果證明了這一點(diǎn).

    標(biāo)簽: 開(kāi)關(guān)磁阻電機(jī) 自組織 模糊控制

    上傳時(shí)間: 2013-05-16

    上傳用戶(hù):大三三

主站蜘蛛池模板: 宜宾县| 龙州县| 手游| 静海县| 保定市| 沁阳市| 永善县| 塘沽区| 大埔区| 康定县| 桐庐县| 安多县| 洪湖市| 防城港市| 阳原县| 阿坝县| 汤阴县| 湖州市| 文水县| 耒阳市| 肃宁县| 师宗县| 兴文县| 墨竹工卡县| 青龙| 铜梁县| 色达县| 湘西| 阿勒泰市| 麻江县| 周宁县| 庆安县| 阜平县| 绥棱县| 津南区| 新昌县| 宜川县| 历史| 平阳县| 塔河县| 丁青县|