為實現(xiàn)某專用接口裝置的接口功能檢測，文中詳細地介紹了一種34位串行碼的編碼方式，并基于FPGA芯片設(shè)計了該類型編碼的接收、發(fā)送電路。重點分析了電路各模塊的設(shè)計思路。電路采用SOPC模塊作為中心控制器，設(shè)計簡潔、可靠。試驗表明：該設(shè)計系統(tǒng)運行正常、穩(wěn)定。
上傳時間： 2013-10-09
上傳用戶：小寶愛考拉
LMS自適應濾波器是一種廣泛使用的數(shù)字信號處理算法，對其實現(xiàn)有多種方法．通過研究其特性的基礎(chǔ)上，提出了在FPGA 中使用軟處理的嵌入式實現(xiàn)方案，文中對實現(xiàn)方式的優(yōu)缺點進行了分析，并給出了硬件實現(xiàn)中的有線字長效應進行了詳細的分析．
上傳時間： 2015-01-02
上傳用戶：muhongqing
本文介紹了AT24C01系列二線制串行EEPROM的使用方法及串行EEPROM與單片機的軟件接口，簡要說明其在電機控制中保存控制參數(shù)的應用
上傳時間： 2013-11-21
上傳用戶：lps11188
VGA 是視頻圖形陣列（Video Graphics Array）的簡稱，是IBM 于1987 年提出的一個使用模擬信號的圖形顯示標準。最初的VGA 標準最大只能支持640*480 分辨率的顯示器，而為了適應大屏幕的應用，視頻電氣標準化組織VESA（Video Electronics StandardsAssociation 的簡稱）將VGA 標準擴展為SVGA 標準，SVGA 標準能夠支持更大的分辨率。人們通常所說的VGA 實際上指的就是VESA 制定的SVGA 標準。(1). VGA 接口VGA 采用15 針的接口，用于顯示的接口信號主要有5 個：1 個行同步信號、1 個場同步信號以及3 個顏色信號，接口還包含自測試以及地址碼信號，一般由不同的制造商定義，主要用來進行測試及支持其它功能。
上傳時間： 2013-11-11
上傳用戶：咔樂塢
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計成本, 已成為業(yè)界首選, 被廣泛應用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計方案, 改進了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場需求, Xilinx 公司適時推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標準的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點到點串行數(shù)據(jù)傳輸, 同時其可擴展的帶寬, 為系統(tǒng)設(shè)計人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會導致系統(tǒng)資源的浪費。本文提出的設(shè)計方案可以改進Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-10-13
上傳用戶：lml1234lml
摘 要:介紹了FPGA最新一代器件Virtex25上的高速串行收發(fā)器RocketIO。基于ML505開發(fā)平臺構(gòu)建了一個高速串行數(shù)據(jù)傳輸系統(tǒng),重點說明了該系統(tǒng)采用RocketIO實現(xiàn)1. 25Gbp s高速串行傳輸?shù)脑O(shè)計方案。實現(xiàn)并驗證了采用FPGA完成千兆串行傳輸?shù)墓δ苣繕?為后續(xù)采用FPGA實現(xiàn)各種高速協(xié)議奠定了良好的基礎(chǔ)。關(guān)鍵詞: FPGA;高速串行傳輸; RocketIO; GTP 在數(shù)字系統(tǒng)互連設(shè)計中,高速串行I/O技術(shù)取代傳統(tǒng)的并行I/O技術(shù)成為當前發(fā)展的趨勢。與傳統(tǒng)并行I/O技術(shù)相比,串行方案提供了更大的帶寬、更遠的距離、更低的成本和更高的擴展能力,克服了并行I/O設(shè)計存在的缺陷。在實際設(shè)計應用中,采用現(xiàn)場可編程門陣列( FPGA)實現(xiàn)高速串行接口是一種性價比較高的技術(shù)途徑。
上傳時間： 2013-10-22
上傳用戶：semi1981
針對傳統(tǒng)方法難以整定船載雷達伺服系統(tǒng)PID參數(shù)的問題，將模糊參數(shù)自整定PID控制技術(shù)應用到伺服系統(tǒng)位置回路中，通過仿真實驗表明該方法可以不依賴系統(tǒng)的數(shù)學模型，而根據(jù)輸入輸出關(guān)系對PID參數(shù)進行在線調(diào)整，自動調(diào)整環(huán)路帶寬，調(diào)高系統(tǒng)的動態(tài)性能和穩(wěn)態(tài)性能，具有很強的魯棒性和自適應性。
上傳時間： 2013-11-13
上傳用戶：shfanqiwei
AHCI串行ATA高級主控接口
上傳時間： 2013-11-05
上傳用戶：helmos
自適應多速率AMR技術(shù)剖析 自適應多速率AMR技術(shù)剖析
上傳時間： 2013-10-22
上傳用戶：司令部正軍級
電力自耦變壓器公共繞組過負荷分析
上傳時間： 2013-10-14
上傳用戶：xinhaoshan2016
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
