<rt id="kg0ew"></rt>
清華電子系考研《信號(hào)與系統(tǒng)》秘笈
標(biāo)簽： 清華 信號(hào)與系統(tǒng) 電子系
上傳時(shí)間： 2013-10-21
上傳用戶：x4587
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標(biāo)簽： UltraScale Xilinx 架構(gòu)
上傳時(shí)間： 2013-11-21
上傳用戶：wxqman
Allegro15[1].X培訓(xùn)教材
標(biāo)簽： Allegro 15 培訓(xùn)教材
上傳時(shí)間： 2014-01-08
上傳用戶：qzhcao
中望CAD2010體驗(yàn)版正式發(fā)布。作為中望公司的最新年度力作，在繼承以往版本優(yōu)勢(shì)的基礎(chǔ)上，中望CAD2010融入了以“安全漏洞抓取、內(nèi)存池優(yōu)化、位圖和矢量圖混合處理”等多項(xiàng)可以極大提高軟件穩(wěn)定性和效率的中望正在申請(qǐng)全球?qū)＠莫?dú)創(chuàng)技術(shù)，新增了眾多實(shí)用的新功能，在整體性能上實(shí)現(xiàn)了巨大的飛躍，主要體現(xiàn)在以下幾方面： 大圖紙?zhí)幚砟芰Φ奶嵘? 文字所見即所得、消隱打印等新功能 二次開發(fā)接口更加成熟 一、大圖紙?zhí)幚砟芰Φ奶嵘? 中望CAD2010版采用了更先進(jìn)的內(nèi)存管理以及壓縮技術(shù)，采用了一些新的優(yōu)化算法，使得中望CAD常用命令執(zhí)行效率和資源占用情況得到進(jìn)一步的提高，特別是在低內(nèi)存配置下大圖紙的處理能力，大大減少了圖紙內(nèi)存資源占用量，提升了大圖紙?zhí)幚硭俣取Ｖ饕w現(xiàn)在： 大圖紙內(nèi)存占用量顯著下降，平均下降約30%，地形圖類圖紙則平均下降50%； 實(shí)體縮放和平移，zoom\pan\redraw更加順暢； 保存速度更快、數(shù)據(jù)更安全，保存速度平均有40%的提升。 二、新增功能 1、文字所見即所得 文字編輯器有多處改進(jìn)，文字編輯時(shí)顯示的樣式為最后在圖面上的樣式，達(dá)到了所見即所得的效果。文字編輯器新加入段落設(shè)置，可進(jìn)行制表位、縮進(jìn)、段落對(duì)齊方式、段落間距和段落行距等項(xiàng)目的調(diào)整。另外，在文字編輯器內(nèi)可直接改變文字傾斜、高度、寬度等特征。 2、消隱打印 中望CAD2010版本支持二維和三維對(duì)象的消隱打印，在打印對(duì)象時(shí)消除隱藏線，不考慮其在屏幕上的顯示方式。此次消隱打印功能主要體現(xiàn)在以下兩個(gè)方面： （一）、平臺(tái)相關(guān)命令和功能的調(diào)整 視口的“屬性”：增加“著色打印”選項(xiàng)（“線框”和“消隱”兩種著色打印項(xiàng)） 選擇視口后，右鍵菜單支持“著色打印”項(xiàng)（ “線框”和“隱藏”兩種模式） 命令mview增加了“著色打印”功能項(xiàng)，可以方便用戶設(shè)置視口的“著色打印屬性”（線框和消隱兩種模式） 打印”對(duì)話框調(diào)整：在布局空間，激活“打印”對(duì)話框，以前的“消隱打印”選項(xiàng)顯示為“隱藏圖紙空間對(duì)象”。 頁(yè)面設(shè)置管理器啟動(dòng)的“打印設(shè)置”對(duì)話框調(diào)整：圖紙空間中，通過頁(yè)面設(shè)置管理器激活的“打印設(shè)置”對(duì)話框，以前的“消隱打印”選項(xiàng)顯示為“隱藏圖紙空間對(duì)象” （二）、消隱打印使用方法的調(diào)整 模型空間： 可通過“打印”或“頁(yè)面設(shè)置管理器”打開的“打印設(shè)置”對(duì)話框中的“消隱打印”選項(xiàng)來控制模型空間的對(duì)象是否消隱打印，同時(shí)包含消隱打印預(yù)覽，若勾選“消隱打印”按鈕，模型空間的對(duì)象將被消隱打印出來。 布局空間： 若要在布局空間消隱打印對(duì)象，分為兩種情況： 1) 布局空間視口外的對(duì)象是否消隱，直接取決于“打印設(shè)置”對(duì)話框中“隱藏圖紙空間對(duì)象”按鈕是否被勾選； ２）布局空間視口中的對(duì)象是否消隱，取決于視口本身的屬性，即“著色打印”特性選項(xiàng)，必須確保該選項(xiàng)為“消隱”才可消隱打印或預(yù)覽 3、圖層狀態(tài)管理器 可以創(chuàng)建多個(gè)命名圖層狀態(tài)，以保存圖層的狀態(tài)列表，用戶可以通過選擇圖層狀態(tài)來表現(xiàn)圖紙的不同顯示效果。這種圖層狀態(tài)可以輸出供其它圖紙使用，也可以輸入其它保存的圖層狀態(tài)設(shè)置。 4、文字定點(diǎn)縮放 能夠依據(jù)文字位置的特征點(diǎn)，如中心，左下等，作為基準(zhǔn)點(diǎn)，對(duì)多行文字或單行文字進(jìn)行縮放，同時(shí)不改變基準(zhǔn)點(diǎn)位置。 5、Splinedit新功能 全面支持樣條曲線的編輯，主要體現(xiàn)在SPLINEDIT命令行提示中，如下： 擬合數(shù)據(jù)(F)/閉合樣條(C)/移動(dòng)(M) 頂點(diǎn)(V)/精度(R)/反向(E)/撤消(U)/<退出(X)>: 擬合數(shù)據(jù)： 增加(A)/閉合(C)/刪除數(shù)據(jù)(D)/移動(dòng)(M)/清理(P)/切線(T)/<退出(X)>: 增加、刪除數(shù)據(jù)：通過增加、刪除樣條曲線的擬合點(diǎn)來控制樣條曲線的擬合程度。 移動(dòng)：通過移動(dòng)指定的擬合點(diǎn)控制樣條曲線的擬合數(shù)據(jù) 閉合/打開：控制樣條曲線是否閉合。 清理：清除樣條曲線的擬合數(shù)據(jù)，從而使命令提示信息變?yōu)椴话瑪M合數(shù)據(jù)的情形。 切線：修改樣條曲線的起點(diǎn)和端點(diǎn)切向。 閉合樣條：將打開的樣條曲線閉合。若選擇的樣條曲線為閉合的，該選項(xiàng)為“打開”，將閉合的樣條曲線打開。 移動(dòng)：可用來移動(dòng)樣條曲線的控制點(diǎn)到新的位置。 精度：可通過添加控制點(diǎn)、提高階數(shù)或權(quán)值的方式更為精密的控制樣條曲線的定義。 反向：調(diào)整樣條曲線的方向?yàn)榉聪颉? 6、捕捉和柵格功能增強(qiáng) 7、支持文件搜索路徑 關(guān)于激活注冊(cè)：打開CAD界面，找到左上面的“幫助”，激活產(chǎn)品-復(fù)制申請(qǐng)碼-再打開你解壓到CAD包找到keygen.exe（也就是注冊(cè)機(jī)，有的在是“Key”文件里，如果沒有可以到網(wǎng)上下載），輸入申請(qǐng)碼--點(diǎn)擊確定，就中間那個(gè)鍵--得到數(shù)據(jù) 應(yīng)該是五組-復(fù)制再回到上面激活碼頁(yè)面，粘貼激活碼確定就ok ！復(fù)制(粘貼)的時(shí)候用 ctrl +c（v），用鼠標(biāo)右鍵沒用！ 如果打開安裝CAD就得注冊(cè)才能運(yùn)行的，那方法也跟上邊的差不多！ 其實(shí)你在網(wǎng)上一般是找不到激活碼的，因?yàn)楦鱾€(gè)申請(qǐng)碼不一樣，所以別人的激活碼到你那基本上沒用，只能用相應(yīng)的方法得到激活碼，這方法也就要你自己去試了，我原來也不會(huì)裝CAD，但現(xiàn)在一般3分鐘就裝好了，只要知道怎么說了就快了，一般軟件都是一樣的裝法，不會(huì)裝可以到網(wǎng)上找資料！有時(shí)求人不如求已，自己算比在網(wǎng)上等著別人給你算快多了
標(biāo)簽： 2010 cad 簡(jiǎn)體中文
上傳時(shí)間： 2013-10-21
上傳用戶：tedo811
The Virtex-4 features, such as the programmable IDELAY and built-in FIFO support, simplifythe bridging of a high-speed, PCI-X core to large amounts of DDR-SDRAM memory. Onechallenge is meeting the PCI-X target initial latency specification. PCI-X Protocol Addendum tothe PCI Local Bus Specification Revision 2.0a ([Ref 6]) dictates that when a target signals adata transfer, "the target must do so within 16 clocks of the assertion of FRAME#." PCItermination transactions, such as Split Response/Complete, are commonly used to meet thelatency specifications. This method adds complexity to the design, as well as additional systemlatency. Another solution is to increase the ratio of the memory frequency to the PCI-X busfrequency. However, this solution increases the required power and clock resource usage.
上傳時(shí)間： 2013-11-24
上傳用戶：18707733937
This application note covers the design considerations of a system using the performance features of the LogiCORE™ IP Advanced eXtensible Interface (AXI) Interconnect core. The design focuses on high system throughput through the AXI Interconnect core with F MAX and area optimizations in certain portions of the design. The design uses five AXI video direct memory access (VDMA) engines to simultaneously move 10 streams (five transmit video streams and five receive video streams), each in 1920 x 1080p format, 60 Hz refresh rate, and up to 32 data bits per pixel. Each VDMA is driven from a video test pattern generator (TPG) with a video timing controller (VTC) block to set up the necessary video timing signals. Data read by each AXI VDMA is sent to a common on-screen display (OSD) core capable of multiplexing or overlaying multiple video streams to a single output video stream. The output of the OSD core drives the DVI video display interface on the board. Performance monitor blocks are added to capture performance data. All 10 video streams moved by the AXI VDMA blocks are buffered through a shared DDR3 SDRAM memory and are controlled by a MicroBlaze™ processor. The reference system is targeted for the Virtex-6 XC6VLX240TFF1156-1 FPGA on the Xilinx® ML605 Rev D evaluation board
標(biāo)簽： XAPP 740 AXI 互聯(lián)
上傳時(shí)間： 2013-11-23
上傳用戶：shen_dafa
enter——選取或啟動(dòng) esc——放棄或取消 f1——啟動(dòng)在線幫助窗口 tab——啟動(dòng)浮動(dòng)圖件的屬性窗口 pgup——放大窗口顯示比例 pgdn——縮小窗口顯示比例 end——刷新屏幕 del——刪除點(diǎn)取的元件（1個(gè)） ctrl+del——刪除選取的元件（2個(gè)或2個(gè)以上） x+a——取消所有被選取圖件的選取狀態(tài) x——將浮動(dòng)圖件左右翻轉(zhuǎn) y——將浮動(dòng)圖件上下翻轉(zhuǎn) space——將浮動(dòng)圖件旋轉(zhuǎn)90度 crtl+ins——將選取圖件復(fù)制到編輯區(qū)里 shift+ins——將剪貼板里的圖件貼到編輯區(qū)里 shift+del——將選取圖件剪切放入剪貼板里 alt+backspace——恢復(fù)前一次的操作 ctrl+backspace——取消前一次的恢復(fù) crtl+g——跳轉(zhuǎn)到指定的位置 crtl+f——尋找指定的文字
上傳時(shí)間： 2013-11-01
上傳用戶：a296386173
微電腦型單相交流集合式電表（單相二線系統(tǒng)） 特點(diǎn)： 精確度0.25%滿刻度±1位數(shù) 可同時(shí)量測(cè)與顯示交流電壓,電流,頻率,瓦特,(功率因數(shù)/視在功率) 交流電壓,電流,瓦特皆為真正有效值(TRMS) 交流電流,瓦特之小數(shù)點(diǎn)可任意設(shè)定 瓦特單位W或KW可任意設(shè)定 CT比可任意設(shè)定(1至999) 輸入與輸出絕緣耐壓 2仟伏特/1分鐘( 突波測(cè)試強(qiáng)度4仟伏特(1.2x50us) 數(shù)位RS-485界面 (Optional) 主要規(guī)格： 精確度: 0.1% F.S.±1 digit (Frequency) 0.25% F.S.±1 digit(ACA,ACV,Watt,VA) 0.25% F.S. ±0.25o(Power Factor) (-.300~+.300) 輸入負(fù)載: <0.2VA (Voltage) <0.2VA (Current) 最大過載能力: Current related input: 3 x rated continuous 10 x rated 30 sec. 25 x rated 3sec. 50 x rated 1sec. Voltage related input: maximum 2 x rated continuous 過載顯示: "doFL" 顯示值范圍: 0~600.0V(Voltage) 0~999.9Hz(Frequency)(<20% for voltage input) 0~19999 digit adjustable(Current,Watt,VA) 取樣時(shí)間: 2 cycles/sec. RS-485通訊位址: "01"-"FF" RS-485傳輸速度: 19200/9600/4800/2400 selective RS-485通信協(xié)議: Modbus RTU mode 溫度系數(shù): 100ppm/℃ (0-50℃) 顯示幕: Red high efficiency LEDs high 10.16 mm(0.4") 參數(shù)設(shè)定方式: Touch switches 記憶型式: Non-volatile E²PROM memory 絕緣抗阻: >100Mohm with 500V DC 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600 Vdc (input/output) 突波測(cè)試: ANSI c37.90a/1974,DIN-IEC 255-4 impulse voltage 4KV(1.2x50us) 使用環(huán)境條件: 0-50℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) CE認(rèn)證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時(shí)間： 2015-01-03
上傳用戶：幾何公差
針對(duì)一般測(cè)溫方法在進(jìn)行流體多點(diǎn)溫度測(cè)量時(shí)存在系統(tǒng)復(fù)雜，準(zhǔn)確度和速度難以兼顧的問題，提出了一種基于溫度-頻率（T-F）變換的測(cè)量系統(tǒng)。該系統(tǒng)使用PIC18F6722單片機(jī)控制MOS管開關(guān)陣列，使多個(gè)測(cè)點(diǎn)的熱敏電阻分別與TLC555構(gòu)成振蕩電路，將測(cè)點(diǎn)的溫度變化轉(zhuǎn)化為振蕩頻率的變化，使用8253計(jì)數(shù)芯片對(duì)TLC555的輸出信號(hào)進(jìn)行測(cè)量并產(chǎn)生中斷，單片機(jī)讀取8253計(jì)數(shù)值反演為測(cè)點(diǎn)溫度。實(shí)驗(yàn)表明，測(cè)點(diǎn)數(shù)目增多不會(huì)增加測(cè)量系統(tǒng)的復(fù)雜程度，通過設(shè)置8253的計(jì)數(shù)初值，可以在不改變硬件的情況下靈活選擇測(cè)量的準(zhǔn)確度和速度，滿足了流體多點(diǎn)精確快速測(cè)溫的需求。同時(shí)該系統(tǒng)具備簡(jiǎn)潔實(shí)用，成本低的優(yōu)點(diǎn)。
上傳時(shí)間： 2013-10-23
上傳用戶：assef
支持X/YModem和cis_b+協(xié)議的串口通訊程序
標(biāo)簽： YModem cis_b 協(xié)議 串口通訊
上傳時(shí)間： 2014-01-17
上傳用戶：qweqweqwe
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<li id="88usm"></li>