《單片機C語言程序設計實訓100例——基于8051+Proteus仿真》，附有電路圖及hex文件
標簽： 100 80 單片機
上傳時間： 2013-07-19
上傳用戶：nanfeicui
μC-OS-Ⅱ中文手冊,共分為十二個章節。第1章：范例，第2章 實時系統概念，第3章 內核結構，第4 章 任務管理，第5 章 時間管理，第6 章 任務之間的通訊與同步，第7 章 內存管理，第8章 移植μC/OS-Ⅱ，第9章 μC/OS-II在80x86上的移植，第10章從 μC/OS 升級到 μC/OS-II，第11 章 參考手冊，第12章 配置手冊。
標簽： C-OS
上傳時間： 2013-04-24
上傳用戶：william345
單片機C語言的理論書籍，內容比較豐富，涵蓋了單片機C語言的各種應用。
標簽： 單片機 C語言
上傳時間： 2013-07-11
上傳用戶：liangrb
這是我們實驗室培訓C語言時用的課件，個人覺得很不錯
標簽： 譚浩強 C語言
上傳時間： 2013-06-25
上傳用戶：zhengjian
ARM嵌入式系統C語言編程資料，歡迎各位朋友 下載
標簽： ARM 嵌入式系統 C語言編程
上傳時間： 2013-06-06
上傳用戶：himbly
現場可編程門陣列(FPGA)的發展已經有二十多年，從最初的1200門發展到了目前數百萬門至上千萬門的單片FPGA芯片?，F在，FPGA已廣泛地應用于通信、消費類電子和車用電子類等領域，但國內市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統性能的重要因素。目前，為了消除FPGA芯片內的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(DLL)和鎖相環(PLL)兩種方法，而其各自又分為數字設計和模擬設計。雖然用模擬的方法實現的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設計難易程度以及可復用性等多方面考慮，我們更愿意采用數字的方法來實現。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎，對全數字延時鎖相環(DLL)電路進行分析研究和設計，在此基礎上設計出具有自主知識產權的模塊電路。 本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設計、晶體管級電路設計和仿真以及最后對設計好的電路仿真分析、電路的優化等做了大量的工作，通過比較DLL與PLL、數字DLL與模擬DLL，深入的分析了全數字DLL模塊電路組成結構和工作原理，設計出了符合指標要求的全數字DLL模塊電路，為開發自我知識產權的FPGA奠定了堅實的基礎。 本文先簡要介紹FPGA及其時鐘管理技術的發展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優劣。接著詳細論述了DLL模塊及各部分電路的工作原理和電路的設計考慮，給出了全數字DLL整體架構設計。最后對DLL整體電路進行整體仿真分析，驗證電路功能，得出應用參數。在設計中，用Verilog-XL對部分電路進行數字仿真，Spectre對進行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設計采用TSMC0.18μmCMOS工藝庫建模，設計出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達到了國外同類產品的相應指標。最后完成了輸出電路設計，可以實現時鐘占空比調節，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。
標簽： FPGA 全數字 延時
上傳時間： 2013-06-10
上傳用戶：yd19890720
C程序設計語言（第2版·新版）非掃描版&詳細書簽版.pdfC程序設計語言（第2版·新版）非掃描版&詳細書簽版.pdf
標簽： C程序設計 語言
上傳用戶：busterman
51單片機應用程序設計實例，包括C語言程序和電路圖
標簽： 51單片機C語言 應用程序 設計實例
上傳時間： 2013-07-02
上傳用戶：mj16166
C語言深度解剖 解開程序員面試筆試的秘密 以含金量勇敢挑戰國內外同類書籍 陳正沖 編著
標簽： C語言
上傳時間： 2013-07-15
上傳用戶：helllovebody
基于51單片機的電子時鐘C程序源代碼程序
標簽： 電子鐘 C程序
上傳用戶：wfl_yy
蟲蟲下載站版權所有 京ICP備2021023401號-1
<strike id="ysemq"></strike>
