PCA9546A 是一款I(lǐng)2C 多路復(fù)用器和開關(guān),能實(shí)現(xiàn)I2C 總線擴(kuò)展、電平轉(zhuǎn)換及總線功能恢復(fù)
上傳時(shí)間: 2013-12-02
上傳用戶:myworkpost
PCA9547 是一款通過I2C 總線控制的八進(jìn)制雙向轉(zhuǎn)換開關(guān)。它的每對SCL/ SDA 上行通道可以擴(kuò)展為八對下行通道。但在某一時(shí)刻,由可編程控制寄存器中的內(nèi)容來決定只有一路SCx/SDx 被選擇。由多路復(fù)用器的通門,VDD 管腳可以用來限制PCA9547 通過的最高電壓,這使得每一對SCL/SDA 可以使用不同的總線電壓,因此1.8V、2.5V 或3.3V 的器件都可以在無其它保護(hù)的情況下與5V 的器件進(jìn)行通信。它的外部上拉電阻將總線拉高至每個(gè)通道所要求的電壓電平,所有I/O 管腳都可以承受5V 的電壓。設(shè)備上電時(shí)由通道0 連接,并且允許主機(jī)和下行設(shè)備進(jìn)行直接的通信
上傳時(shí)間: 2014-12-28
上傳用戶:sunshine1402
PCA9548A 是一款通過I2C 總線控制的八進(jìn)制雙向轉(zhuǎn)換開關(guān)。它的每對SCL/ SDA 上行通道可以擴(kuò)展為八對下行通道,可以通過可編程控制寄存器的內(nèi)容來選擇任意單一的SCx/SDx 通道或者組合通道。由多路復(fù)用器的通門,VDD 管腳可以用來限制PCA9547 通過的最高電壓,這使得每一對SCL/SDA 都可以使用不同的總線電壓,因此1.8V、2.5V 或3.3V的器件可以在無其它保護(hù)的情況下與5V 的器件進(jìn)行通信。它的外部上拉電阻將總線拉高至每個(gè)通道所要求的電壓電平,所有I/O 管腳都可以承受5V 電壓。
上傳時(shí)間: 2013-10-13
上傳用戶:hanli8870
三種方法讀取鍵值 使用者設(shè)計(jì)行列鍵盤介面,一般常採用三種方法讀取鍵值。 中斷式 在鍵盤按下時(shí)產(chǎn)生一個(gè)外部中斷通知CPU,並由中斷處理程式通過不同位址讀資料線上的狀態(tài)判斷哪個(gè)按鍵被按下。 本實(shí)驗(yàn)採用中斷式實(shí)現(xiàn)使用者鍵盤介面。 掃描法 對鍵盤上的某一行送低電位,其他為高電位,然後讀取列值,若列值中有一位是低,表明該行與低電位對應(yīng)列的鍵被按下。否則掃描下一行。 反轉(zhuǎn)法 先將所有行掃描線輸出低電位,讀列值,若列值有一位是低表明有鍵按下;接著所有列掃描線輸出低電位,再讀行值。 根據(jù)讀到的值組合就可以查表得到鍵碼。4x4鍵盤按4行4列組成如圖電路結(jié)構(gòu)。按鍵按下將會使行列連成通路,這也是見的使用者鍵盤設(shè)計(jì)電路。 //-----------4X4鍵盤程序--------------// uchar keboard(void) { uchar xxa,yyb,i,key; if((PINC&0x0f)!=0x0f) //是否有按鍵按下 {delayms(1); //延時(shí)去抖動 if((PINC&0x0f)!=0x0f) //有按下則判斷 { xxa=~(PINC|0xf0); //0000xxxx DDRC=0x0f; PORTC=0xf0; delay_1ms(); yyb=~(PINC|0x0f); //xxxx0000 DDRC=0xf0; //復(fù)位 PORTC=0x0f; while((PINC&0x0f)!=0x0f) //按鍵是否放開 { display(data); } i=4; //計(jì)算返回碼 while(xxa!=0) { xxa=xxa>>1; i--; } if(yyb==0x80) key=i; else if(yyb==0x40) key=4+i; else if(yyb==0x20) key=8+i; else if(yyb==0x10) key=12+i; return key; //返回按下的鍵盤碼 } } else return 17; //沒有按鍵按下 }
上傳時(shí)間: 2013-11-12
上傳用戶:a673761058
高速串并轉(zhuǎn)換器的設(shè)計(jì)是FPGA 設(shè)計(jì)的一個(gè)重要方面,傳統(tǒng)設(shè)計(jì)方法由于采用FPGA 的內(nèi)部邏輯資源來實(shí)現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗(yàn)證平臺中多路高速串并轉(zhuǎn)換器的設(shè)計(jì)為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計(jì)方法和16 路1 :8 串并轉(zhuǎn)換器的實(shí)現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計(jì)的多路串并轉(zhuǎn)換器可以實(shí)現(xiàn)800 Mbit/ s 輸入信號的串并轉(zhuǎn)換,并且減少了設(shè)計(jì)復(fù)雜度,縮短了開發(fā)周期,能滿足設(shè)計(jì)要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場可編程邏輯陣列;Xilinx ; ISERDES
標(biāo)簽: FPGA 多路 串并轉(zhuǎn)換
上傳時(shí)間: 2013-11-03
上傳用戶:王小奇
特點(diǎn) 精確度0.1%滿刻度 可輸入交直流電流/交直流電壓/電位計(jì)/傳送器...等信號 16 BIT類比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘 寬范圍交直流兩用電源設(shè)計(jì) 尺寸小,穩(wěn)定性高 2主要規(guī)格 精確度: 0.1% F.S. (23 ±5℃) 顯示值范圍: 0-±19999 digit adjustable 類比輸出解析度: 16 bit DAC 輸出反應(yīng)速度: < 250 ms (0-90%)(>10Hz) 輸出負(fù)載能力: < 10mA for voltage mode < 10V for current mode 輸出之漣波: < 0.1% F.S. 歸零調(diào)整范圍: 0- ±9999 Digit adjustable 最大值調(diào)整范圍: 0- ±9999 Digit adjustable 溫度系數(shù): 50ppm/℃ (0-50℃) 顯示幕: Red high efficiency LEDs high 10.16mm (0.4") 隔離特性: Input/Output/Power/Case 參數(shù)設(shè)定方式: Touch switches 記憶方式: Non-volatile E2PROM memory 絕緣抗阻: >100Mohm with 500V DC 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600Vdc (input/output) 使用環(huán)境條件: 0-60℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) 安裝方式: Socket/plugin type with barrier terminals CE認(rèn)證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時(shí)間: 2014-01-05
上傳用戶:eastgan
基于18B20的雙路溫度采集器設(shè)計(jì)
標(biāo)簽: 18B20 溫度 集器設(shè)計(jì)
上傳時(shí)間: 2013-11-19
上傳用戶:zhichenglu
文章的設(shè)計(jì)是采用內(nèi)部互聯(lián)一分二功分器的方法來實(shí)現(xiàn)多路功分器, 因?yàn)閷?shí)際制作中很難將一分二功分器直接相連, 所以在一分二功分器之間需要采用傳輸線進(jìn)行連接, 本文主要研究了內(nèi)部互聯(lián)多路多節(jié)功分器的性能以及傳輸線對內(nèi)部互聯(lián)多路多節(jié)功分器的影響。
上傳時(shí)間: 2013-10-26
上傳用戶:15501536189
高速串并轉(zhuǎn)換器的設(shè)計(jì)是FPGA 設(shè)計(jì)的一個(gè)重要方面,傳統(tǒng)設(shè)計(jì)方法由于采用FPGA 的內(nèi)部邏輯資源來實(shí)現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗(yàn)證平臺中多路高速串并轉(zhuǎn)換器的設(shè)計(jì)為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計(jì)方法和16 路1 :8 串并轉(zhuǎn)換器的實(shí)現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計(jì)的多路串并轉(zhuǎn)換器可以實(shí)現(xiàn)800 Mbit/ s 輸入信號的串并轉(zhuǎn)換,并且減少了設(shè)計(jì)復(fù)雜度,縮短了開發(fā)周期,能滿足設(shè)計(jì)要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場可編程邏輯陣列;Xilinx ; ISERDES
標(biāo)簽: FPGA 多路 串并轉(zhuǎn)換
上傳時(shí)間: 2013-11-17
上傳用戶:hxy200501
半導(dǎo)體的產(chǎn)品很多,應(yīng)用的場合非常廣泛,圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別,圖一中不同類別的英文縮寫名稱原文為 PDID:Plastic Dual Inline Package SOP:Small Outline Package SOJ:Small Outline J-Lead Package PLCC:Plastic Leaded Chip Carrier QFP:Quad Flat Package PGA:Pin Grid Array BGA:Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多,在電路板上常用的組裝方式有二種,一種是插入電路板的銲孔或腳座,如PDIP、PGA,另一種是貼附在電路板表面的銲墊上,如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀,只看到從包覆的膠體或陶瓷中伸出的接腳,而半導(dǎo)體元件真正的的核心,是包覆在膠體或陶瓷內(nèi)一片非常小的晶片,透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件,從上方的玻璃窗可看到內(nèi)部的晶片,圖三是以顯微鏡將內(nèi)部的晶片放大,可以看到晶片以多條銲線連接四周的接腳,這些接腳向外延伸並穿出膠體,成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂,那是使用不當(dāng)引發(fā)過電流而燒毀,致使晶片失去功能,這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED,也就是發(fā)光二極體,其內(nèi)部也是一顆晶片,圖五是以顯微鏡正視LED的頂端,可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線,若以LED二支接腳的極性來做分別,晶片是貼附在負(fù)極的腳上,經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí),晶片會發(fā)光而使LED發(fā)亮,如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序,前一段是先製造元件的核心─晶片,稱為晶圓製造;後一段是將晶中片加以封裝成最後產(chǎn)品,稱為IC封裝製程,又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟,在本章節(jié)中將簡介這兩段的製造程序。
上傳時(shí)間: 2013-11-04
上傳用戶:372825274
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1