提出了一種基于相關(guān)分析的飛機目標識別方法。該方法利用飛機圖像低頻和高頻部分合成濾波器模板，能達到很高識別率與很低的等錯率。該研究旨在提高飛機識別的準確率和降低出錯率，采用一種基于相關(guān)分析的飛機目標識別方法。該方法通過對采集的飛機圖像做去除背景、降噪、圖像增強、二值化和歸一化處理，將飛機圖像低頻和高頻部分合成濾波器模板，通過特征比對達到識別飛機的目的。利用Matlab 7.0做10種飛機的識別實驗，得出了95.47%識別率和0.04%等錯率的結(jié)論，識別率和等錯率均優(yōu)于不變矩法、三維識別方法、基于小波分析和矩不變量的方法，印證了筆者提出的基于相關(guān)分析的飛機目標識別方法的優(yōu)越性。在飛機圖像數(shù)據(jù)庫上的實驗結(jié)果表明，該方法是可行的。
上傳時間： 2013-11-03
上傳用戶：manlian
本練習(xí)將通過 PCB 布局，布線，信號完整性仿真分析，修改原理圖添加器件等一系列的操作，使您熟悉Mentor ISD2004 系列板級仿真設(shè)計工具。
標簽： Expedtion Mentor PCB 信號完整性
上傳時間： 2013-11-06
上傳用戶：非洲之星
信號完整性分析
上傳時間： 2013-11-17
上傳用戶：xingyuewubian
PCB相關(guān)技術(shù)，信號完整性分析，EMI和熱設(shè)計
上傳時間： 2014-12-24
上傳用戶：磊子226
常用PCB基材性能分析
上傳時間： 2013-11-15
上傳用戶：冇尾飛鉈
PCB板常見按故障分析
上傳時間： 2013-11-23
上傳用戶：410805624
討論了高速PCB 設(shè)計中涉及的定時、反射、串?dāng)_、振鈴等信號完整性( SI)問題,結(jié)合CA2DENCE公司提供的高速PCB設(shè)計工具Specctraquest和Sigxp,對一采樣率為125MHz的AD /DAC印制板進行了仿真和分析,根據(jù)布線前和布線后的仿真結(jié)果設(shè)置適當(dāng)?shù)募s束條件來控制高速PCB的布局布線,從各個環(huán)節(jié)上保證高速電路的信號完整性。
上傳時間： 2013-11-06
上傳用戶：zhang97080564
對高速PCB中的微帶線在多種不同情況下進行了有損傳輸?shù)拇當(dāng)_仿真和分析, 通過有、無端接時改變線間距、線長和線寬等參數(shù)的仿真波形中近端串?dāng)_和遠端串?dāng)_波形的直觀變化和對比, 研究了高速PCB設(shè)計中串?dāng)_的產(chǎn)生和有效抑制, 相關(guān)結(jié)論對在高速PCB中合理利用微帶線進行信號傳輸提供了一定的依據(jù).
標簽： PCB 微帶線 串?dāng)_分析
上傳時間： 2013-10-26
上傳用戶：dragonhaixm
印刷電路板（PCB）設(shè)計解決方案市場和技術(shù)領(lǐng)軍企業(yè)Mentor Graphics（Mentor Graphics）宣布推出HyperLynx® PI（電源完整性）產(chǎn)品，滿足業(yè)內(nèi)高端設(shè)計者對于高性能電子產(chǎn)品的需求。HyperLynx PI產(chǎn)品不僅提供簡單易學(xué)、操作便捷，又精確的分析，讓團隊成員能夠設(shè)計可行的電源供應(yīng)系統(tǒng)；同時縮短設(shè)計周期，減少原型生成、重復(fù)制造，也相應(yīng)降低產(chǎn)品成本。隨著當(dāng)今各種高性能/高密度/高腳數(shù)集成電路的出現(xiàn)，傳輸系統(tǒng)的設(shè)計越來越需要工程師與布局設(shè)計人員的緊密合作，以確保能夠透過眾多PCB電源與接地結(jié)構(gòu)，為IC提供純凈、充足的電力。配合先前推出的HyperLynx信號完整性（SI）分析和確認產(chǎn)品組件，Mentor Graphics目前為用戶提供的高性能電子產(chǎn)品設(shè)計堪稱業(yè)內(nèi)最全面最具實用性的解決方案。“我們擁有非常高端的用戶，受到高性能集成電路多重電壓等級和電源要求的驅(qū)使，需要在一個單一的PCB中設(shè)計30余套電力供應(yīng)結(jié)構(gòu)。”Mentor Graphics副總裁兼系統(tǒng)設(shè)計事業(yè)部總經(jīng)理Henry Potts表示。“上述結(jié)構(gòu)的設(shè)計需要快速而準 確的直流壓降(DC Power Drop)和電源雜訊(Power Noise)分析。擁有了精確的分析信息，電源與接地層結(jié)構(gòu)和解藕電容數(shù)(de-coupling capacitor number)以及位置都可以決定，得以避免過于保守的設(shè)計和高昂的產(chǎn)品成本。”
上傳時間： 2013-11-18
上傳用戶：362279997
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
