亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

總線(xiàn)仲裁

  • 1.簡易刪除功能 2.個性圖片 3.版面美化 4.檔案上傳模式 5.檔案線上刪除模式 6.檔案註解 7.限制顯示公告比數(shù)功能

    1.簡易刪除功能 2.個性圖片 3.版面美化 4.檔案上傳模式 5.檔案線上刪除模式 6.檔案註解 7.限制顯示公告比數(shù)功能

    標(biāo)簽: 模式 版面 美化

    上傳時間: 2017-08-11

    上傳用戶:TF2015

  • de hoan thanh bai tap toi da rat vat va, mong cac ban xem va gop y kien , xin cam on

    de hoan thanh bai tap toi da rat vat va, mong cac ban xem va gop y kien , xin cam on

    標(biāo)簽: thanh hoan mong kien

    上傳時間: 2017-08-23

    上傳用戶:xauthu

  • applet在線上繪圖,允許在瀏覽器上繪圖,最後儲存成各式的圖檔

    applet在線上繪圖,允許在瀏覽器上繪圖,最後儲存成各式的圖檔

    標(biāo)簽: applet

    上傳時間: 2017-09-08

    上傳用戶:yxgi5

  • 於嵌入式系統(tǒng)中實作無線網(wǎng)路之

    於嵌入式系統(tǒng)中實作無線網(wǎng)路之 於嵌入式系統(tǒng)中實作無線網(wǎng)路之 於嵌入式系統(tǒng)中實作無線網(wǎng)路之 於嵌入式系統(tǒng)中實作無線網(wǎng)路之

    標(biāo)簽: programming

    上傳時間: 2015-03-04

    上傳用戶:1547591994

  • 無線供電、充電模塊.pdf

    實用電子技術(shù)專輯 385冊 3.609G無線供電、充電模塊.pdf

    標(biāo)簽:

    上傳時間: 2014-05-05

    上傳用戶:時代將軍

  • 基于FPGA的通用異步收發(fā)器的設(shè)計.rar

    通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter,UART)是一種能同時支持短距離和長距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌冢粡V泛應(yīng)用于微機和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片,但是這些專用的串行接口芯片的缺點是數(shù)據(jù)傳輸速率比較慢,難以滿足高速率數(shù)據(jù)傳輸?shù)膱龊希匾木褪撬鼈兌季哂胁豢梢浦残裕虼艘眠@些芯片來實現(xiàn)PC機和FPGA芯片之間的通信,勢必會增加接口連線的復(fù)雜程度以及降低整個系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對UART的特點以及FPGA設(shè)計具有可移植性的優(yōu)勢,提出了一種基于FPGA芯片的嵌入式UART設(shè)計方法,其中主要包括狀態(tài)機的描述形式以及自頂向下的設(shè)計方法,利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊,之后將其集成到FPGA芯片的內(nèi)部,這樣不僅能解決傳統(tǒng)UART芯片的缺點而且同時也使整個系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設(shè)計的LIART支持標(biāo)準(zhǔn)的RS-232C傳輸協(xié)議,主要設(shè)計有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長度以及奇偶校驗方式,還有多種中斷源、中斷優(yōu)先級、較強的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力,模塊內(nèi)分開的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計數(shù)據(jù)緩沖區(qū)FIFO,采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境,也能適合低速的數(shù)據(jù)傳輸場合,因此可以達到資源利用的最大化。 在具體的設(shè)計過程中,利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對各個功能模塊進行綜合優(yōu)化、仿真驗證以及下載實現(xiàn)。各項數(shù)據(jù)結(jié)果表明,本課題中所設(shè)計的UART滿足預(yù)期設(shè)計目標(biāo)。

    標(biāo)簽: FPGA 異步收發(fā)器

    上傳時間: 2013-08-02

    上傳用戶:rocketrevenge

  • 智能人臉識別算法及其FPGA的實現(xiàn).rar

    人臉自動識別技術(shù)是模式識別、圖像處理等學(xué)科的一個最熱門研究課題之一。隨著社會的發(fā)展,各方面對快速有效的自動身份驗證的要求日益迫切,而人臉識別技術(shù)作為各種生物識別技術(shù)中最重要的方法之一,已經(jīng)越來越多的受到重視。對于具有實時,快捷,低誤識率的高性能算法以及對算法硬件加速的研究也逐漸展開。 本文詳細(xì)分析了智能人臉識別算法原理,發(fā)展概況和前景,包括人臉檢測算法,人眼定位算法,預(yù)處理算法,PCA和ICA 算法,詳細(xì)分析了項目情況,系統(tǒng)劃分,軟硬件平臺的資源和使用。并在ISE軟件平臺上,用硬件描述語言(verilog HDL)對算法部分嚴(yán)格按照FPGA代碼風(fēng)格進行了RTL 硬件建模,并對C++算法進行了優(yōu)化處理,通過仿真與軟件算法結(jié)果進行比對,評估誤差,最后在VirtexII Pro FPGA 上進行了綜合實現(xiàn)。 主要研究內(nèi)容如下: 首先,對硬件平臺xilinx的VirtexII Pro FPGA 上的系統(tǒng)資源進行了描述和研究,對存儲器sdram,RS-232 串口,JTAG 進行了研究和調(diào)試,對Coreconnect的OPB總線仲裁機理進行了兩種算法的比較,RTL 設(shè)計,仿真和綜合。利用ISE和VC++軟件平臺,對verilog和C++算法進行同步比較測試,使每步算法對應(yīng)正確的結(jié)果。對軟硬件平臺的合理使用使得在項目中能盡可能多的充分利用硬件資源,制板時正確選型,以及加快設(shè)計和調(diào)試進度。其次,對人臉識別算法流程中的人臉檢測,人眼定位,預(yù)處理,識別算法分別進行了比較研究,選取其中各自性能最好的一種算法對其原理進行了分析討論。人臉檢測采用adaboost 算法,因其速度和精度的綜合性能表現(xiàn)優(yōu)異。人眼定位采用小塊合并算法,因為它具有快速,準(zhǔn)確,弱時實的特點。預(yù)處理算法采用直方圖均衡加平滑的算法,簡單,高效。 識別算法采用PCA 加ICA 算法,它能最大的弱化姿態(tài)和光照對人臉識別的影響。 最后,使用Verilog HDL 硬件描述語言進行算法的RTL 建模,在C++算法的基礎(chǔ)上,保證原來效果的前提下,根據(jù)FPGA 硬件特點對算法進行了優(yōu)化。視頻輸入輸出是人臉識別的前提,它提供FPGA 上算法需要處理的數(shù)據(jù),預(yù)處理算法在C++算法的基礎(chǔ)上進行了優(yōu)化,最大的減少了運算量,提高了運算速度,16 位計算器模塊使得在算法實現(xiàn)時可以根據(jù)系統(tǒng)要求,在FPGA的ip 核和自己設(shè)計的模塊之間選擇性能更好的一個來調(diào)用,F(xiàn)IFO的設(shè)計提供同步和異步時鐘域的數(shù)據(jù)緩存。設(shè)計在ISE和VC++軟件平臺同時進行,隨時對verilog和C++數(shù)據(jù)進行監(jiān)測和比對。全部設(shè)計模塊通過仿真,達到預(yù)定的性能要求,并在FPGA 上綜合實現(xiàn)。

    標(biāo)簽: FPGA 人臉識別 算法

    上傳時間: 2013-07-13

    上傳用戶:李夢晗

  • 模擬I2C總線多主通信的通用軟件包

    本文給出軟件模擬I2C總線應(yīng)用在多主機系統(tǒng)中的解決方案。分析多主競爭出現(xiàn)的原因及其時段,結(jié)合時序圖和流程圖闡述競爭仲裁的原理及實現(xiàn)方法,并提供通用軟件包,用戶可將其應(yīng)用在實際的系統(tǒng)中。

    標(biāo)簽: I2C 模擬 總線 通信

    上傳時間: 2013-05-27

    上傳用戶:pioneer_lvbo

  • 基于ARM的PCI北橋設(shè)計與驗證

    PCI(Peripheral Component Interconnect)總線以其高性能、低成本、開放性、獨立于處理器、軟件透明等眾多優(yōu)點成為當(dāng)今最流行的計算機局部總線。在嵌入式系統(tǒng)領(lǐng)域中,許多IP都是基于PCI總線設(shè)計的。本文闡述一種以ARM9作為CPU的嵌入式系統(tǒng)的PCI北橋設(shè)計與驗證。 首先介紹基于ARM的嵌入式系統(tǒng)結(jié)構(gòu),并深入研究PCI2.2總線行為規(guī)范。在此基礎(chǔ)上提出一種基于ARM處理器的PCI總線北橋的設(shè)計方案,整個設(shè)計主要分為主設(shè)備接口模塊,目標(biāo)設(shè)備接口模塊,配置寄存器模塊和集成總線仲裁器三大部分。對于主設(shè)備接口模塊和目標(biāo)設(shè)備接口模塊,論文主要從數(shù)據(jù)通路和控制路徑的實現(xiàn)兩方面進行闡述。對于集成的總線仲裁器,設(shè)計采用兩優(yōu)先級的循環(huán)優(yōu)先算法,通過一組設(shè)備編號寄存器實現(xiàn)了PCI總線上的仲裁,此外,論文對跨時鐘域的信號同步和PCI配置寄存器也作了較為詳細(xì)的描述,最終采用自頂向下的方法實現(xiàn)了整個設(shè)計。 在驗證部分,引入了基于平臺的驗證思路,通過搭建驗證平臺,可以高效地實現(xiàn)驗證。論文重點討論了驗證平臺的搭建和行為模型的建立,并介紹了一種命令總線,通過打包各個驗證點控制驗證流程。此外,為提高驗證的自動化程度,論文對驗證所使用的腳本也進行了描述。通過此驗證平臺和腳本,提高了整個驗證系統(tǒng)的可移植性和可重用性。 論文最終完成了PCI北橋的RTL級的功能描述,并使用仿真軟件完成對設(shè)計的仿真驗證。設(shè)計通過驗證并成功實現(xiàn)在基于ARM的集成處理器,達到預(yù)定的功能設(shè)計要求,并具有良好的性能,最后對后續(xù)開發(fā)進行了探討。

    標(biāo)簽: ARM PCI 北橋

    上傳時間: 2013-05-22

    上傳用戶:uuuuuuu

  • 網(wǎng)絡(luò)路由器報文交換算法及實現(xiàn)

    隨著現(xiàn)代互聯(lián)網(wǎng)規(guī)模的不斷擴大,網(wǎng)絡(luò)數(shù)據(jù)流量迅速增長,傳統(tǒng)的路由器已經(jīng)無法滿足網(wǎng)絡(luò)的交換和路由需求。當(dāng)前,新一代路由器普遍利用了交換式路由技術(shù),通過使用交換背板以充分利用公共通信鏈路,有效的提高了鏈路的利用率,并使各通信節(jié)點的并行通信成為可能。硬件系統(tǒng)設(shè)計中結(jié)合了專用網(wǎng)絡(luò)處理器,可編程器件各自的特點,采用了基于ASIC,F(xiàn)PGA,CPLD硬件結(jié)構(gòu)模塊化的設(shè)計方法。基于ASIC技術(shù)體系的GSR的出現(xiàn),使得路由器的性能大大提高。但是,這種路由器主要滿足數(shù)據(jù)業(yè)務(wù)(文字,圖象)的傳送要求,不能解決全業(yè)務(wù)(語音,數(shù)據(jù),視頻)數(shù)據(jù)傳送的需要。隨著網(wǎng)絡(luò)規(guī)模的擴大,矛盾越來越突出,而基于網(wǎng)絡(luò)處理器技術(shù)的新一代路由器,從理論上提出了解決GSR所存在問題的解決方案。 基于網(wǎng)絡(luò)路由器技術(shù)實現(xiàn)的路由器,采用交換FPGA芯片硬件實現(xiàn)的方式,對路由器內(nèi)部各種單播、多播數(shù)據(jù)包進行路由轉(zhuǎn)發(fā),實現(xiàn)網(wǎng)絡(luò)路由器與外部數(shù)據(jù)收發(fā)芯片的數(shù)據(jù)通信。本文主要針對路由器內(nèi)部交換FPGA芯片數(shù)據(jù)轉(zhuǎn)發(fā)流程的特點,分析研究了傳統(tǒng)交換FPGA所采用的交換算法,針對簡單FIFO算法所產(chǎn)生的線頭阻塞現(xiàn)象,結(jié)合虛擬輸出隊列(VOQ)機制及隊列仲裁算法(RRM)的特點,并根據(jù)實際設(shè)計中各外圍接口芯片,給出了一種消除數(shù)據(jù)轉(zhuǎn)發(fā)過程中出現(xiàn)的線頭阻塞的iSLIP改進算法。針對實際網(wǎng)絡(luò)單播、多播數(shù)據(jù)包在數(shù)據(jù)轉(zhuǎn)發(fā)處理過程的不同,給出了實際的解決方案。并對FPGA外部SSRAM包緩存帶寬的利用,數(shù)據(jù)轉(zhuǎn)發(fā)的包亂序現(xiàn)象及FPGA內(nèi)部環(huán)回數(shù)據(jù)包的處理流程作了分析并提出了解決方案,有效的提高了路由器數(shù)據(jù)交換性能。 根據(jù)設(shè)計方案所采用的算法的實現(xiàn)方式,結(jié)合FPGA內(nèi)部部分關(guān)鍵模塊的功能特點及性能要求,給出了交換FPGA內(nèi)部可用BlockRam資源合理的分配方案及部分模塊的設(shè)計實現(xiàn),滿足了實際的設(shè)計要求。所有處理模塊均在xilinx公司的FPGA芯片中實現(xiàn)。

    標(biāo)簽: 網(wǎng)絡(luò) 報文交換 算法 路由器

    上傳時間: 2013-04-24

    上傳用戶:牛布牛

主站蜘蛛池模板: 涿鹿县| 巴彦淖尔市| 屏边| 甘谷县| 曲水县| 明溪县| 农安县| 宜春市| 孟村| 兰坪| 白河县| 阳谷县| 衡阳市| 定边县| 纳雍县| 璧山县| 盐源县| 岳阳县| 克什克腾旗| 安庆市| 六安市| 兖州市| 博罗县| 奉贤区| 盖州市| 阳春市| 鱼台县| 原阳县| 龙陵县| 平远县| 武义县| 丰城市| 博爱县| 衡山县| 繁峙县| 遵义市| 满城县| 西畴县| 宜川县| 白朗县| 金华市|