本書是為了方便初次使用西門子標(biāo)準(zhǔn)變頻器的用戶，盡快了解和掌握MM440變頻器的調(diào)試操作。對常見的一些調(diào)試問題，用案例的方式做了一些簡要的說明。對于具體參數(shù)和設(shè)置更加詳細(xì)的內(nèi)容可以參考《MICROMASTER440使用大全》中的具體說明。
標(biāo)簽： 440 MM 西門子變頻器 調(diào)試
上傳時(shí)間： 2013-10-13
上傳用戶：squershop
提出一種用于光伏發(fā)電系統(tǒng)與公用電網(wǎng)并網(wǎng)的逆變器定頻滯環(huán)電流控制新方法, 該方法首先基于電網(wǎng)線電壓空間矢量將復(fù)平面分為6 個(gè)扇區(qū), 在每個(gè)扇區(qū)內(nèi)實(shí)現(xiàn)兩相開關(guān)解耦分別控制相應(yīng)的線電流; 然后, 在控制相的下一個(gè)線電流誤差周期到來時(shí), 計(jì)算并調(diào)節(jié)下一周期的滯環(huán)寬度以達(dá)到定頻滯環(huán)電流跟蹤, 改善輸出電流波形, 提高控制精度。該方法的主要特點(diǎn)是不需要額外的模擬電路便可以實(shí)現(xiàn)開關(guān)頻率的穩(wěn)定。利用Matlab 進(jìn)行建模, 仿真結(jié)果證明了該方法對穩(wěn)定滯環(huán)開關(guān)頻率是有效的, 同時(shí)也表明該方法應(yīng)用于光伏并網(wǎng)逆變器是可行的。
標(biāo)簽： 光伏并網(wǎng) 逆變器 定頻 電流控制
上傳時(shí)間： 2013-10-28
上傳用戶：123312
附件是51mini仿真器中文使用手冊，其中包括有51mini的驅(qū)動(dòng)，USB安裝指南及USB驅(qū)動(dòng)程序。 2003 年 SST 公司推出了 SST89C54/58 芯片，并且在官方網(wǎng)站公布了單片機(jī)仿真程序，配合 KEIL 可以實(shí)現(xiàn)標(biāo) 準(zhǔn) 51 內(nèi)核芯片的單步調(diào)試等等，從而實(shí)現(xiàn)了一個(gè)簡單的 51 單片機(jī)仿真方案，將仿真器直接拉低到一顆芯片的價(jià) 格。 但是， 1 分錢 1 分貨，這個(gè)仿真方案由于先天的缺陷存在若干重大問題： 占用 p30,p31 端口 占用定時(shí)器 2 占用 8 個(gè) sp 空間 運(yùn)行速度慢 最高通信速度只有 38400，無法運(yùn)行 c 語言程序。（由于 c 語言程序會(huì)調(diào)用庫文件，每單步一次 的時(shí)間足夠你吃個(gè)早飯） 所以，網(wǎng)上大量銷售的這種這種仿真器最多只能仿真跑馬燈等簡單程序，并沒有實(shí)際使用價(jià)值。51mini 是深 圳市學(xué)林電子有限公司開發(fā)生產(chǎn)的具有自主知識(shí)產(chǎn)權(quán)的新一代專業(yè)仿真器，采用雙 CPU 方案，一顆負(fù)責(zé)和 KEIL 解 釋，另外一顆負(fù)責(zé)運(yùn)行用戶程序，同時(shí)巧妙利用 CPU 的 P4 口通信，釋放 51 的 P30,P31，完美解決了上述問題， 體積更小，是目前價(jià)格最低的專業(yè)級(jí)別 51 單片機(jī)仿真器，足以勝任大型項(xiàng)目開發(fā)。 51mini仿真器創(chuàng)新設(shè)計(jì)： 1 三明治夾心雙面貼片，體積縮小到只有芯片大小，真正的“嵌入式”結(jié)構(gòu)。 2 大量采用最新工藝和器件，全貼片安裝，進(jìn)口鉭電容，貼片電解。 3 采用快恢復(fù)保險(xiǎn)，即便短路也可有效保護(hù)。 4 單 USB 接口，無需外接電源和串口，臺(tái)式電腦、無串口的筆記本均適用。三 CPU 設(shè)計(jì)，采用仿真芯片＋監(jiān)控 芯片＋USB 芯片結(jié)構(gòu)，是一款真正獨(dú)立的仿真器，不需要依賴開發(fā)板運(yùn)行。 5 下載仿真通訊急速 115200bps，較以前版本提高一個(gè)數(shù)量級(jí)(10 倍以上)，單步運(yùn)行如飛。 6 不占資源，無限制真實(shí)仿真（32 個(gè) IO、串口、T2 可完全單步仿真），真實(shí)仿真 32 條 IO 腳，包括任意使用 P30 和 P31 口。 7 兼容 keilC51 UV2 調(diào)試環(huán)境支持單步、斷點(diǎn)、隨時(shí)可查看寄存器、變量、IO、內(nèi)存內(nèi)容。可仿真各種 51 指 令兼容單片機(jī)，ATMEL、Winbond、INTEL、SST、ST 等等。可仿真 ALE 禁止，可仿真 PCA，可仿真雙 DPTR，可仿真 硬件 SPI。媲美 2000 元級(jí)別專業(yè)仿真器！ 8 獨(dú)創(chuàng)多聲響和 led 指示實(shí)時(shí)系統(tǒng)狀態(tài)和自檢。 9 獨(dú)創(chuàng)長按復(fù)位鍵自動(dòng)進(jìn)入脫機(jī)運(yùn)行模式，這時(shí)仿真機(jī)就相當(dāng)于目標(biāo)板上燒好的一個(gè)芯片，可以更加真實(shí)的運(yùn) 行。這種情況下實(shí)際上就變了一個(gè)下載器，而且下次上電時(shí)仍然可以運(yùn)行上次下載的程序。 USB 驅(qū)動(dòng)的安裝 第一步：用隨機(jī) USB 通訊電纜連接儀器的 USB 插座和計(jì)算機(jī) USB口；顯示找到新硬件向?qū)Вx擇“從列表或指定位置安裝（高級(jí)）”選項(xiàng)，進(jìn)入下一步； 第二步：選擇“在搜索中包括這個(gè)位置”，點(diǎn)擊“瀏覽”，定位到配套驅(qū)動(dòng)光盤的驅(qū)動(dòng)程序文件夾，如 E:\驅(qū)動(dòng)程序\XLISP 驅(qū)動(dòng)程序\USBDRIVER2.0\，進(jìn)入下一步； 第三步：彈出“硬件安裝”對話框，如果系統(tǒng)提示“沒有通過Windows 徽標(biāo)測試…”，不用理會(huì)，點(diǎn)擊“仍然繼續(xù)”，向?qū)Ъ撮_始安裝軟件；然后彈出“完成找到新硬件向?qū)?rdquo;對話框，點(diǎn)擊完成。 第四步：系統(tǒng)第二次彈出“找到新的硬件向?qū)?rdquo;對話框，重復(fù)以上幾個(gè)步驟； 右下角彈出對話框“新硬件已安裝并可以使用了”，表明 USB 驅(qū)動(dòng)已成功安裝。你可以進(jìn)入系統(tǒng)的：控制面板\系統(tǒng)\硬件\設(shè)備管理器中看到以下端口信息， 表示系統(tǒng)已經(jīng)正確的安裝了 USB 驅(qū)動(dòng)。
上傳時(shí)間： 2013-11-02
上傳用戶：貓愛薛定諤
51單片機(jī)定時(shí)器、計(jì)數(shù)器的原理和應(yīng)用
標(biāo)簽： 單片機(jī)定時(shí)器
上傳時(shí)間： 2014-12-25
上傳用戶：bhqrd30
Keil C51使用詳解Keil C51 是美國Keil Software 公司出品的51 系列兼容單片機(jī)C 語言軟件開發(fā)系統(tǒng)，與匯編相比，C 語言在功能上、結(jié)構(gòu)性、可讀性、可維護(hù)性上有明顯的優(yōu)勢，因而易學(xué)易用。用過匯編語言后再使用C 來開發(fā)，體會(huì)更加深刻。Keil C51 軟件提供豐富的庫函數(shù)和功能強(qiáng)大的集成開發(fā)調(diào)試工具，全Windows界面。另外重要的一點(diǎn)，只要看一下編譯后生成的匯編代碼，就能體會(huì)到Keil C51生成的目標(biāo)代碼效率非常之高，多數(shù)語句生成的匯編代碼很緊湊，容易理解。在開發(fā)大型軟件時(shí)更能體現(xiàn)高級(jí)語言的優(yōu)勢。下面詳細(xì)介紹 Keil C51 開發(fā)系統(tǒng)各部分功能和使用。第二節(jié) Keil C51 單片機(jī)軟件開發(fā)系統(tǒng)的整體結(jié)構(gòu)C51 工具包的整體結(jié)構(gòu)，如圖(1)所示，其中uVision 與Ishell 分別是C51 forWindows 和for Dos 的集成開發(fā)環(huán)境(IDE)，可以完成編輯、編譯、連接、調(diào)試、仿真等整個(gè)開發(fā)流程。開發(fā)人員可用IDE 本身或其它編輯器編輯C 或匯編源文件。然后分別由C51 及A51 編譯器編譯生成目標(biāo)文件(.OBJ)。目標(biāo)文件可由LIB51 創(chuàng)建生成庫文件，也可以與庫文件一起經(jīng)L51 連接定位生成絕對目標(biāo)文件(.ABS)。ABS 文件由OH51 轉(zhuǎn)換成標(biāo)準(zhǔn)的Hex 文件，以供調(diào)試器dScope51 或tScope51 使用進(jìn)行源代碼級(jí)調(diào)試，也可由仿真器使用直接對目標(biāo)板進(jìn)行調(diào)試，也可以直接寫入程序存貯器如EPROM 中。圖(1) C51 工具包整體結(jié)構(gòu)圖第三節(jié) Keil C51 工具包的安裝81. C51 for Dos在 Windows 下直接運(yùn)行軟件包中DOS\C51DOS.exe 然后選擇安裝目錄即可。完畢后欲使系統(tǒng)正常工作須進(jìn)行以下操作(設(shè)C:\C51 為安裝目錄)：修改 Autoexec.bat，加入path=C:\C51\BinSet C51LIB=C:\C51\LIBSet C51INC=C:\C51\INC然后運(yùn)行Autoexec.bat2. C51 for Windows 的安裝及注意事項(xiàng)：在 Windows 下運(yùn)行軟件包中WIN\Setup.exe，最好選擇安裝目錄與C51 for Dos相同，這樣設(shè)置最簡單(設(shè)安裝于C:\C51 目錄下)。然后將軟件包中crack 目錄中的文件拷入C:\C51\Bin 目錄下。第四節(jié) Keil C51 工具包各部分功能及使用簡介1. C51 與A51(1) C51C51 是C 語言編譯器，其使用方法為：C51 sourcefile[編譯控制指令]或者 C51 @ commandfile其中 sourcefile 為C 源文件(.C)。大量的編譯控制指令完成C51 編譯器的全部功能。包控C51 輸出文件C.LST，.OBJ，.I 和.SRC 文件的控制。源文件(.C)的控制等，詳見第五部分的具體介紹。而 Commandfile 為一個(gè)連接控制文件其內(nèi)容包括：.C 源文件及各編譯控制指令，它沒有固定的名字，開發(fā)人員可根據(jù)自己的習(xí)慣指定，它適于用控制指令較多的場合。(2) A51A51 是匯編語言編譯器，使用方法為：9A51 sourcefile[編譯控制指令]或 A51 @ commandfile其中sourcefile 為匯編源文件(.asm或.a51)，而編譯控制指令的使用與其它匯編如ASM語言類似，可參考其他匯編語言材料。Commandfile 同C51 中的Commandfile 類似，它使A51 使用和修改方便。2. L51 和BL51(1) L51L51 是Keil C51 軟件包提供的連接/定位器，其功能是將編譯生成的OBJ 文件與庫文件連接定位生成絕對目標(biāo)文件(.ABS)，其使用方法為：L51 目標(biāo)文件列表[庫文件列表] [to outputfile] [連接控制指令]或 L51 @Commandfile源程序的多個(gè)模塊分別經(jīng) C51 與A51 編譯后生成多個(gè)OBJ 文件，連接時(shí)，這些文件全列于目標(biāo)文件列表中，作為輸入文件，如果還需與庫文件(.LiB)相連接，則庫文件也必須列在其后。outputfile 為輸文件名，缺少時(shí)為第一模塊名，后綴為.ABS。連接控制指令提供了連接定位時(shí)的所有控制功能。Commandfile 為連接控制文件，其具體內(nèi)容是包括了目標(biāo)文件列表，庫文件列表及輸出文件、連接控制命令，以取代第一種繁瑣的格式，由于目標(biāo)模塊庫文件大多不止1 個(gè)，因而第2 種方法較多見，這個(gè)文件名字也可由使用者隨意指定。(2) Bl51BL51 也是C51 軟件包的連接/定位器，其具有L51 的所有功能，此外它還具有以下3 點(diǎn)特別之處：a. 可以連接定位大于64kBytes 的程序。b. 具有代碼域及域切換功能(CodeBanking & Bank Switching)c. 可用于RTX51 操作系統(tǒng)RTX51 是一個(gè)實(shí)時(shí)多任務(wù)操作系統(tǒng)，它改變了傳統(tǒng)的編程模式，甚至不必用main( )函數(shù)，單片機(jī)系統(tǒng)軟件向RTOS 發(fā)展是一種趨勢，這種趨勢對于186 和38610及68K 系列CPU 更為明顯和必須，對8051 因CPU 較為簡單，程序結(jié)構(gòu)等都不太復(fù)雜，RTX51 作用顯得不太突出，其專業(yè)版軟件PK51 軟件包甚至不包括RTX51Full，而只有一個(gè)RTX51TINY 版本的RTOS。RTX51 TINY 適用于無外部RAM 的單片機(jī)系統(tǒng)，因而可用面很窄，在本文中不作介紹。Bank switching 技術(shù)因使用很少也不作介紹。3. DScope51，Tscope51 及Monitor51(1) dScope51dScope51 是一個(gè)源級(jí)調(diào)試器和模擬器，它可以調(diào)試由C51 編譯器、A51 匯編器、PL/M-51 編譯器及ASM－51 匯編器產(chǎn)生的程序。它不需目標(biāo)板（for windows 也可通過mon51 接目標(biāo)板），只能進(jìn)行軟件模擬，但其功能強(qiáng)大，可模擬CPU 及其外圍器件，如內(nèi)部串口，外部I/O 及定時(shí)器等，能對嵌入式軟件功能進(jìn)行有效測試。
上傳時(shí)間： 2013-11-01
上傳用戶：zhouxuepeng1
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設(shè)計(jì)電路的Verilog HDL模型。Verilog模型可以是實(shí)際電路的不同級(jí)別的抽象。這些抽象的級(jí)別和它們對應(yīng)的模型類型共有以下五種： 系統(tǒng)級(jí)（system）：用高級(jí)語言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)模塊的外部性能的模型。 算法級(jí)（algorithm）：用高級(jí)語言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)算法的模型。 RTL級(jí)（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動(dòng)和如何處理這些數(shù)據(jù)的模型。 門級(jí)（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關(guān)級(jí)（switch-level）：描述器件中三極管和儲(chǔ)存節(jié)點(diǎn)以及它們之間連接的模型。 一個(gè)復(fù)雜電路系統(tǒng)的完整Verilog HDL模型是由若干個(gè)Verilog HDL模塊構(gòu)成的，每一個(gè)模塊又可以由若干個(gè)子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設(shè)計(jì)的模塊交互的現(xiàn)存電路或激勵(lì)信號(hào)源。利用Verilog HDL語言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個(gè)模塊間的清晰層次結(jié)構(gòu)來描述極其復(fù)雜的大型設(shè)計(jì)，并對所作設(shè)計(jì)的邏輯電路進(jìn)行嚴(yán)格的驗(yàn)證。 Verilog HDL行為描述語言作為一種結(jié)構(gòu)化和過程性的語言，其語法結(jié)構(gòu)非常適合于算法級(jí)和RTL級(jí)的模型設(shè)計(jì)。這種行為描述語言具有以下功能： · 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。 · 用延遲表達(dá)式或事件表達(dá)式來明確地控制過程的啟動(dòng)時(shí)間。 · 通過命名的事件來觸發(fā)其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。 · 提供了可帶參數(shù)且非零延續(xù)時(shí)間的任務(wù)（task）程序結(jié)構(gòu)。 · 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。 · 提供了用于建立表達(dá)式的算術(shù)運(yùn)算符、邏輯運(yùn)算符、位運(yùn)算符。 · Verilog HDL語言作為一種結(jié)構(gòu)化的語言也非常適合于門級(jí)和開關(guān)級(jí)的模型設(shè)計(jì)。因其結(jié)構(gòu)化的特點(diǎn)又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動(dòng)態(tài)模型。 Verilog HDL的構(gòu)造性語句可以精確地建立信號(hào)的模型。這是因?yàn)樵赩erilog HDL中，提供了延遲和輸出強(qiáng)度的原語來建立精確程度很高的信號(hào)模型。信號(hào)值可以有不同的的強(qiáng)度，可以通過設(shè)定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級(jí)的硬件描述編程語言，有著類似C語言的風(fēng)格。其中有許多語句如：if語句、case語句等和C語言中的對應(yīng)語句十分相似。如果讀者已經(jīng)掌握C語言編程的基礎(chǔ)，那么學(xué)習(xí)Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強(qiáng)上機(jī)練習(xí)就能很好地掌握它，利用它的強(qiáng)大功能來設(shè)計(jì)復(fù)雜的數(shù)字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標(biāo)簽： Verilog_HDL
上傳時(shí)間： 2013-11-23
上傳用戶：青春給了作業(yè)95
為了實(shí)現(xiàn)對位移測量的需求，提出了一種基于增量式光電編碼器的位移傳感器的設(shè)計(jì)方案，并完成系統(tǒng)的軟硬件設(shè)計(jì)。傳感器硬件部分主要包括增量式光電編碼器、信號(hào)的傳輸處理和測量結(jié)果的顯示。軟件部分采用匯編語言設(shè)計(jì)，實(shí)時(shí)解算測量結(jié)果并驅(qū)動(dòng)顯示屏顯示。實(shí)際應(yīng)用表明，該系統(tǒng)具有操作簡便、測試準(zhǔn)確的特點(diǎn)，達(dá)到了設(shè)計(jì)要求。
上傳時(shí)間： 2014-12-29
上傳用戶：13686209316
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設(shè)計(jì)電路的Verilog HDL模型。Verilog模型可以是實(shí)際電路的不同級(jí)別的抽象。這些抽象的級(jí)別和它們對應(yīng)的模型類型共有以下五種： 系統(tǒng)級(jí)（system）：用高級(jí)語言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)模塊的外部性能的模型。 算法級(jí)（algorithm）：用高級(jí)語言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)算法的模型。 RTL級(jí)（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動(dòng)和如何處理這些數(shù)據(jù)的模型。 門級(jí)（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關(guān)級(jí)（switch-level）：描述器件中三極管和儲(chǔ)存節(jié)點(diǎn)以及它們之間連接的模型。 一個(gè)復(fù)雜電路系統(tǒng)的完整Verilog HDL模型是由若干個(gè)Verilog HDL模塊構(gòu)成的，每一個(gè)模塊又可以由若干個(gè)子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設(shè)計(jì)的模塊交互的現(xiàn)存電路或激勵(lì)信號(hào)源。利用Verilog HDL語言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個(gè)模塊間的清晰層次結(jié)構(gòu)來描述極其復(fù)雜的大型設(shè)計(jì)，并對所作設(shè)計(jì)的邏輯電路進(jìn)行嚴(yán)格的驗(yàn)證。 Verilog HDL行為描述語言作為一種結(jié)構(gòu)化和過程性的語言，其語法結(jié)構(gòu)非常適合于算法級(jí)和RTL級(jí)的模型設(shè)計(jì)。這種行為描述語言具有以下功能： · 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。 · 用延遲表達(dá)式或事件表達(dá)式來明確地控制過程的啟動(dòng)時(shí)間。 · 通過命名的事件來觸發(fā)其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。 · 提供了可帶參數(shù)且非零延續(xù)時(shí)間的任務(wù)（task）程序結(jié)構(gòu)。 · 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。 · 提供了用于建立表達(dá)式的算術(shù)運(yùn)算符、邏輯運(yùn)算符、位運(yùn)算符。 · Verilog HDL語言作為一種結(jié)構(gòu)化的語言也非常適合于門級(jí)和開關(guān)級(jí)的模型設(shè)計(jì)。因其結(jié)構(gòu)化的特點(diǎn)又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動(dòng)態(tài)模型。 Verilog HDL的構(gòu)造性語句可以精確地建立信號(hào)的模型。這是因?yàn)樵赩erilog HDL中，提供了延遲和輸出強(qiáng)度的原語來建立精確程度很高的信號(hào)模型。信號(hào)值可以有不同的的強(qiáng)度，可以通過設(shè)定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級(jí)的硬件描述編程語言，有著類似C語言的風(fēng)格。其中有許多語句如：if語句、case語句等和C語言中的對應(yīng)語句十分相似。如果讀者已經(jīng)掌握C語言編程的基礎(chǔ)，那么學(xué)習(xí)Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強(qiáng)上機(jī)練習(xí)就能很好地掌握它，利用它的強(qiáng)大功能來設(shè)計(jì)復(fù)雜的數(shù)字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標(biāo)簽： Verilog_HDL
上傳時(shí)間： 2014-12-04
上傳用戶：cppersonal
在 Windows 的資源管理器窗口中，我們見過 WinZIP,WinRAR 等軟件能在文件或文件夾的默認(rèn)快捷菜單中添加幾個(gè)菜單項(xiàng)，它可以使用戶無須進(jìn)入軟件內(nèi)部而直接在視窗中進(jìn)行壓縮/解壓操作，十分方便用戶操作，這無疑是一個(gè)較好的應(yīng)用模型，它就是我們所說的Shell擴(kuò)展技術(shù)。此源代碼將以一個(gè)普通的源代碼統(tǒng)計(jì)程序?yàn)槔齺碚f明怎樣實(shí)現(xiàn)Shell擴(kuò)展技術(shù)。
上傳時(shí)間： 2014-11-23
上傳用戶：zhangliming420
一個(gè)交織器的源代碼 留言：站長，我上載的代碼如果有解壓后不識(shí)別的文件類型，請保存為rar即可打開！
上傳時(shí)間： 2015-02-11
上傳用戶：xz85592677
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
