亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

編程開(kāi)發(fā)(fā)

  • c8051f330 C程序源代碼

    //------------------------------------------------------------------------------------//此程序為ADC轉換程序,可以選擇向ADC0BUSY寫1或用定時器0,1,2,3作為ADC的啟動信號。////------------------------------------------------------------------------------------//頭文件定義//------------------------------------------------------------------------------------//#include <c8051f330.h>               #include <stdio.h> //-----------------------------------------------------------------------------// 定義16位特殊功能寄存器//----------------------------------------------------------------------------- sfr16 ADC0     = 0xbd;                sfr16 TMR0RL   = 0xca;                                                                                               sfr16 TMR1RL   = 0xca;                 sfr16 TMR2RL   =0xca;                 sfr16 TMR3RL   =0xca;               sfr16 TMR0     = 0xCC;              sfr16 TMR1     = 0xCC;                sfr16 TMR2     = 0xcc;               sfr16 TMR3     = 0xcc;               //-----------------------------------------------------------------------------// 全局變量定義//-----------------------------------------------------------------------------char i;int result;                       //-----------------------------------------------------------------------------//定義常量//-----------------------------------------------------------------------------#define SYSCLK       49000000        #define SAMPLE_RATE  50000             //------------------------------------------------------------------------------------// 定義函數(shù)//------------------------------------------------------------------------------------void SYSCLK_Init (void);void PORT_Init (void);void Timer0_Init (int counts);void Timer1_Init (int counts);void Timer2_Init (int counts);void Timer3_Init (int counts);void ADC0_Init(void);void ADC0_ISR (void);void ADC0_CNVS_ADC0h(void);//------------------------------------------------------------------------------------// 主程序//------------------------------------------------------------------------------------ void main (void) {       int ADCRESULT[50] ;  int k;                     PCA0MD &= ~0x40;                       // 禁止看門狗                   SYSCLK_Init ();                        PORT_Init ();    Timer0_Init (SYSCLK/SAMPLE_RATE);     //Timer1_Init (SYSCLK/SAMPLE_RATE);     //選擇相應的啟動方式   //Timer2_Init (SYSCLK/SAMPLE_RATE);    //Timer3_Init (SYSCLK/SAMPLE_RATE);          ADC0_Init();   EA=1;   while(1)            {     //ADC0_CNVS_ADC0h();  k=ADC0;    ADCRESULT[i]=result;                   //此處設斷點,觀察ADCRESULT的結果          }   }

    標簽: c8051f330 C程序 源代碼

    上傳時間: 2013-10-13

    上傳用戶:SimonQQ

  • superpro 280驅動及編程器軟件

    已通過CE認證。(為什么要選擇經(jīng)過CE認證的編程器?) 程速度無與倫比,逼近芯片理論極限。 基本配置48腳流行驅動電路。所選購的適配器都是通用的(插在DIP48鎖緊座上),即支持同封裝所有類型器件,48腳及以下DIP器件無需適配器直接支持。通用適配器保證快速新器件支持。I/O電平由DAC控制,直接支持低達1.5V的低壓器件。 更先進的波形驅動電路極大抑制工作噪聲,配合IC廠家認證的算法,無論是低電壓器件、二手器件還是低品質器件均能保證極高的編程良品率。編程結果可選擇高低雙電壓校驗,保證結果持久穩(wěn)固。 支持FLASH、EPROM、EEPROM、MCU、PLD等器件。支持新器件僅需升級軟件(免費)。可測試SRAM、標準TTL/COMS電路,并能自動判斷型號。 自動檢測芯片錯插和管腳接觸不良,避免損壞器件。 完善的過流保護功能,避免損壞編程器。 邏輯測試功能。可測試和自動識別標準TTL/CMOS邏輯電路和用戶自定義測試向量的非標準邏輯電路。 豐富的軟件功能簡化操作,提高效率,避免出錯,對用戶關懷備至。工程(Project)將用戶關于對象器件的各種操作、設置,包括器件型號設定、燒寫文件的調入、配置位的設定、批處理命令等保存在工程文件中,每次運行時一步進入寫片操作。器件型號選擇和文件載入均有歷史(History)記錄,方便再次選擇。批處理(Auto)命令允許用戶將擦除、查空、編程、校驗、加密等常用命令序列隨心所欲地組織成一步完成的單一命令。量產(chǎn)模式下一旦芯片正確插入CPU即自動啟動批處理命令,無須人工按鍵。自動序列號功能按用戶要求自動生成并寫入序列號。借助于開放的API用戶可以在線動態(tài)修改數(shù)據(jù)BUFFER,使每片芯片內容均不同。器件型號選錯,軟件按照實際讀出的ID提示相近的候選型號。自動識別文件格式, 自動提示文件地址溢出。 軟件支持WINDOWS98/ME/NT/2000/XP操作系統(tǒng)(中英文)。  器件型號  編程(秒)  校驗(秒)  P+V (s)  Type  28F320W18  9  4.5  13.5  32Mb FLASH  28F640W30  18  9  27  64Mb FLASH  AM29DL640E  38.3  10.6  48.9  64Mb FLASH  MB84VD21182DA  9.6  2.9  12.5  16Mb FLASH  MB84VD23280FA  38.3  10.6  48.9  64Mb FLASH  LRS1381  13.3  4.6  19.9  32Mb FLASH  M36W432TG  11.8  4.6  16.4  32Mb FLASH  MBM29DL323TE  17.5  5.5  23.3  32Mb FLASH  AT89C55WD  2.1  1  3.1  20KB MCU  P89C51RD2B  4.6  0.9  5.5  64KB MCU  

    標簽: superpro 280 驅動 編程器軟件

    上傳時間: 2013-10-18

    上傳用戶:suicoe

  • USB Anaslyst-I分析儀軟件

    USB Anaslyst-I分析儀軟件 安裝程序

    標簽: Anaslyst-I USB 分析儀 軟件

    上傳時間: 2013-10-09

    上傳用戶:qijian11056

  • USB Anaslyst-I分析儀軟件

    USB Anaslyst-I分析儀軟件 安裝程序

    標簽: Anaslyst-I USB 分析儀 軟件

    上傳時間: 2013-11-17

    上傳用戶:yczrl

  • Xilinx UltraScale:新一代架構滿足您的新一代架構需求(EN)

      中文版詳情瀏覽:http://www.elecfans.com/emb/fpga/20130715324029.html   Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture    The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications.   The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation.   Some of the UltraScale architecture breakthroughs include:   • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50%    • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability   • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization   • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard    • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets   • Greatly enhanced DSP and packet handling   The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.

    標簽: UltraScale Xilinx 架構

    上傳時間: 2013-11-21

    上傳用戶:wxqman

  • vhdl語言例程集錦

    vhdl語言例程集錦

    標簽: vhdl 語言 集錦

    上傳時間: 2013-10-11

    上傳用戶:rocketrevenge

  • 簡述PCB線寬和電流關系

      PCB線寬和電流關系公式   先計算Track的截面積,大部分PCB的銅箔厚度為35um(即 1oz)它乘上線寬就是截面積,注意換算成平方毫米。 有一個電流密度經(jīng)驗值,為15~25安培/平方毫米。把它稱上截面積就得到通流容量。   I=KT(0.44)A(0.75), 括號里面是指數(shù),   K為修正系數(shù),一般覆銅線在內層時取0.024,在外層時取0.048   T為最大溫升,單位為攝氏度(銅的熔點是1060℃)   A為覆銅截面積,單位為square mil.   I為容許的最大電流,單位為安培。   一般 10mil=0.010inch=0.254mm 1A , 250mil=6.35mm 8.3A ?倍數(shù)關系,與公式不符 ?  

    標簽: PCB 電流

    上傳時間: 2013-11-12

    上傳用戶:ljd123456

  • 浩辰CAD 2012專業(yè)版下載

    附件附帶破解補丁 浩辰CAD 2012專業(yè)版破解方法: 按正常安裝浩辰CAD 2012專業(yè)版,點擊安裝KeyGen.exe。 浩辰CAD2012,以增強軟件實用性、易用性為主要目標,新增了大量實用功能,改進了著色、消隱的正確性,提升了大幅面光柵圖像處理的性能,同時改進了LISP\VBA二次開發(fā)接口的正確性和兼容性。 浩辰CAD 2012根據(jù)國內外用戶的需求,增加了大量實用功能,例如動態(tài)塊、DWF文件插入、隔離隱藏對象、轉換EXCEL表格、塊屬性管理器、放樣、超級填充等。 浩辰cad2012新增功能: 1、動態(tài)塊(bedit)      動態(tài)塊具有靈活性和智能性。 用戶在操作時可以輕松地更改圖形中的動態(tài)塊參照。 可以通過自定義夾點或自定義特性來操作動態(tài)塊參照中的幾何圖形。   a)通過設置圖塊中元素的可見性,一個圖塊中可以包含一種圖形的多種形態(tài),如下圖的汽車模塊就包含跑車、轎車和卡車的各向視圖,只需在可見性列表中選擇一個選項,就可以顯示相應的圖形。   還可對圖塊中的圖形設置參數(shù)和動作,可對圖塊的整體或部分圖形進行移動、旋轉、翻轉、縮放、陣列等;并可建立查詢列表,對圖塊進行參數(shù)化控制。通過圖塊的動作設置,一個圖塊可以派生出數(shù)個圖塊,如下圖所示:   2、DWF參考底圖(dwfattach)      可以將dwf文件插入到當前圖中作為參考底圖,并可以捕捉到底圖的端點、中點,如下圖所示:   3、對象隔離、對象隱藏、取消對象隔離      可將選擇的對象暫時隱藏,也可將選擇對象以外的其他所有對象隱藏。當圖中對象較多,利用此命令可以簡化圖紙,方便后續(xù)操作,操作起來比圖層隔離更加簡便、直觀。   4、凍結其它圖層和鎖定其它圖層      浩辰CAD 之前版本提供了圖層隔離的功能,凍結其他圖層和鎖定其它圖層與圖層隔離功能類似,可以通過選擇需要顯示或可編輯對象,將其他圖層進行凍結和鎖定。      5、CAD表格轉EXCEL表格      可以直接選擇CAD中由直線、多段線和單行文字、多行文字組成的表格輸出為EXCEL表格。   6、文字遞增      可以對序號、編號、數(shù)值進行遞增復制,間距、數(shù)量和增量均可隨心所欲地控制。   7、多段線布爾運算      可直接對封閉的多段線進行差并交計算,無需轉換面域,有時比修剪更簡便。   8、拼寫檢查(spell)      此功能實現(xiàn)對用戶輸入的單詞或文章進行單詞校驗,提示匹配的單詞列表,方便用戶進行正確的單詞填寫工作。可以實現(xiàn)不同語言的單詞校驗工作,包括英文,德文,等8種語言。      可以對全部實體(包括布局,模型中的所有實體)進行校驗。      可以分別對布局或模型中的實體進行校驗。      可以單獨對一個實體或一個選擇集進行校驗。      方便用戶自定義詞典。      兼容的自定義詞典。      支持文字,塊內文字,塊屬性,屬性,標注的校驗。      9、放樣(Loft)      通過對包含兩條或者兩條以上的橫截面曲線的一組曲線進行放樣(繪制實體或曲面)來創(chuàng)建三維實體或曲面。   10、塊屬性管理器(battman)      創(chuàng)建帶屬性的塊后,執(zhí)行 battman 對塊中屬性定義進行查詢和修改,如果將修改應用到所有塊參照,則對應塊的塊參照中屬性實體也會做對應修改。   11、超級填充(superhatch)      超級填充命令有點像hatch命令,不同的是,可以使用該命令將光柵圖像、塊、外部參照和擦除這些實體作為填充實體對閉合區(qū)域進行填充。   12、線上寫字      可以在選擇線上書寫文字,線會被自動打斷,文字會放到線中間。 ◆ 重要功能改進      1、超鏈接      浩辰CAD 2012版的超鏈接不僅修改了以前存在的一些錯誤,而且提供了更為豐富的功能。   a)支持web鏈接的瀏覽和連接的設置。      b)支持打開操作系統(tǒng)可打開的所有文件。      c)支持dwg圖紙的視圖定位。      d)支持超鏈接的復制粘貼。      e)可以通過鼠標光標狀態(tài)來判斷是否存在鏈接,方便用戶判斷是否存在鏈接。      f)可以通過ctrl+鼠標點擊打開設置的文件,方便用戶的操作。      g)可以通過右鍵打開塊內實體的鏈接。      2、光柵圖像      浩辰CAD 2012版不僅增加了圖像格式的支持,同時提升了大分辨率光柵圖像的插入、顯示和打印的效果和速度。   a) 增加了對多種圖像格式的支持,諸如:CALS-1(*.cal,*.mil,*.rst,*.cg4)、RLC、GEOSPORT(.bil)、PICT(.pct/.pict)、IG4、Autodesk Animator(.fil/.flc)。      b) 內存使用問題,可以插入多張圖片,內存不會增加。      c) 光柵圖像打印問題(不清晰)。      d) 插入大圖像時,預覽速度大幅提升。      3、二次開發(fā)改進      浩辰CAD 2012版針對二次開發(fā)商和用戶提出的一些LISP及VBA與AutoCAD存在的兼容性問題進行了系統(tǒng)梳理,兼容性有明顯提升,此外還針對國外二次開發(fā)商的需求開發(fā)了Lisp調試器。      a) Lisp改進      處理了線程問題、命令范圍值問題、VLX解析問題,對Lisp程序執(zhí)行速度進行了優(yōu)化。      b) VBA改進      處理了VBA的文檔管理、接口不全、接口錯誤、類派生關系錯誤問題。      c) Lisp調試器      用戶在使用浩辰CAD時,由于LISP與AutoCAD不完全兼容,用戶需要一個工具進行調試,以協(xié)助用戶解決及分析報告LISP問題。此系統(tǒng)以完成調試功能為主,不處理詞法分析前的映射。適用于中級以上開發(fā)用戶。

    標簽: 2012 CAD 浩辰

    上傳時間: 2013-11-24

    上傳用戶:lepoke

  • 四大FPGA供應商專家談FPGA設計訣竅

     Actel、Altera、Lattice Semiconductor和Xilinx是目前業(yè)界最主要的四大FPGA供應商,為了 幫助中國的應用開發(fā)工程師更深入地了解FPGA的具體設計訣竅,我們特別邀請到了Altera系統(tǒng)應用 工程部總監(jiān)Greg Steinke、Xilinx綜合方法經(jīng)理Frederic Rivoallon、Xilinx高級技術市場工程師 Philippe Garrault、Xilinx產(chǎn)品應用工程部高級經(jīng)理Chris Stinson、Xilinx IP解決方案工程部總 監(jiān)Mike Frasier、Lattice Semiconductor應用工程部總監(jiān)Bertrand Leigh和軟件產(chǎn)品規(guī)劃經(jīng)理Mike Kendrick、Actel公司硅產(chǎn)品市場總監(jiān)Martin Mason和應用高級經(jīng)理Jonathan Alexander為大家傳經(jīng) 授道。 他們將就一系列大家非常關心的關鍵設計問題發(fā)表他們的獨到見解,包括:什么是目前FPGA應用工 程師面對的最主要設計問題?如何解決?當開始一個新的FPGA設計時,你們會推薦客戶采用什么樣 的流程?對于I/O信號分布的處理,你們有什么建議可以提供 給客戶?如果你的客戶準備移植到另外一個FPGA、ASIC和結構化ASIC之間進行抉擇?(下)">結構化 ASIC或ASIC,你會建議你的客戶如何做?

    標簽: FPGA

    上傳時間: 2013-10-21

    上傳用戶:wawjj

  • XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接

    XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接  The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems

    標簽: XAPP FPGA Bank 520

    上傳時間: 2013-11-06

    上傳用戶:wentianyou

主站蜘蛛池模板: 政和县| 常熟市| 都兰县| 东阳市| 象州县| 新巴尔虎右旗| 澄城县| 美姑县| 定南县| 汉川市| 卫辉市| 嘉黎县| 惠州市| 托克逊县| 理塘县| 滦南县| 莫力| 桂林市| 南充市| 周宁县| 花莲市| 台南县| 江山市| 锦州市| 陈巴尔虎旗| 曲水县| 社会| 阿鲁科尔沁旗| 伊金霍洛旗| 辉县市| 花莲县| 井冈山市| 南陵县| 江口县| 蒙阴县| 沧源| 通河县| 苍山县| 文登市| 太谷县| 刚察县|