紋理映射在計算機圖形計算中屬于光柵化階段，處理的是像素，主要的特點是數(shù)據(jù)的吞吐量大，對實時系統(tǒng)來說轉(zhuǎn)換的速度是一個關(guān)鍵的因素，人們尋求各種加速算法來提高運算速度。傳統(tǒng)的方法是用更快的處理器，并行算法或?qū)Ｓ糜布ｋS著數(shù)字技術(shù)的發(fā)展，尤其是可編程邏輯門陣列(FPGAs)的發(fā)展，提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發(fā)展，當前的FPGA芯片已經(jīng)能夠運算各種圖形算法，而在速度上與專用的圖形卡硬件相同。因此，F(xiàn)PGA芯片非常適合這項工作。 本文主要工作包括以下幾個方面： 1、本文提出了一種MIPmapping紋理映射優(yōu)化方法，改進了MIPmapping映射細化層次算法及紋理圖像的存儲方式，減少紋理尋址的計算量，提高紋理存儲的相關(guān)性。詳細內(nèi)容請閱讀第三章。 2、提出了一種MIPmapping紋理映射優(yōu)化方法的硬件實現(xiàn)方案，該方案針對移動設(shè)備對功耗和面積的要求，以及分辨率不高的特點，在參數(shù)空間到紋理地址的計算中用定點數(shù)來實現(xiàn)。詳細內(nèi)容請閱讀第四章。 3、實現(xiàn)了紋理映射流水線單元紋理地址產(chǎn)生電路，及紋理濾波電路的FPGA設(shè)計，并給出設(shè)計的綜合和仿真結(jié)果。詳細內(nèi)容請閱讀第五章4、實現(xiàn)了符合IEEE 754單精度標準的乘法、乘累加及除法運算器電路。乘法器采用改進型Booth編碼電路以減少部分積數(shù)量，用Wallace對部分積進行壓縮；乘累加器采用multiply-add fused算法，對關(guān)鍵路徑進行了優(yōu)化；除法器為基于改進型泰勒級數(shù)展開的查找表結(jié)構(gòu)實現(xiàn)，查找表尺寸只有208字節(jié)，電路為固定時延，在電路尺寸、延時及復(fù)雜度方面進行了較好的平衡。
上傳時間： 2013-04-24
上傳用戶：yxvideo
·【作 者】Ayala, Kenneth J. [同作者作品] 【出 版 社】 Thomson Learning 【書 號】 140186158X 【出版日期】 2005 年7月 【頁 碼】 412 本書全面論述8051系列的微控制器的內(nèi)部結(jié)構(gòu)、指令系統(tǒng)、尋址方式、存儲分配以及與各種實際外圍器件的接口技術(shù)
標簽： nbsp Microcontroller Embedded Assembly
上傳時間： 2013-04-24
上傳用戶：zhengzg
·內(nèi)容簡介本書由淺入深、全面系統(tǒng)地介紹了DSP芯片的基本原理、開發(fā)和應(yīng)用。首先介紹了目前廣泛應(yīng)用的DSP芯片的基本結(jié)構(gòu)和特征，以及定點和浮點DSP處理中的一些關(guān)鍵問題；其次介紹了目前應(yīng)用最廣的TI DSP芯片中的TMS320C5000系列及其硬件結(jié)構(gòu)、匯編指令和尋址方式；然后介紹了基于C和匯編語言的開發(fā)方法、芯片的開發(fā)工具及使用，重點介紹了CCS集成開發(fā)環(huán)境：較為詳細地介紹了DSP系統(tǒng)的軟硬件設(shè)計方
上傳時間： 2013-04-24
上傳用戶：阿四AIR
·本書共分兩篇。第1篇主要講述TMS320LF240x系列DSP硬件概況、內(nèi)部資源、匯編語言尋址方式和指令系統(tǒng)、匯編程序的編寫方法和CCS調(diào)試環(huán)境以及匯編程序開發(fā)實例：第2篇主要講述TMS320LF240x系列DSP的C編譯器、C代碼的優(yōu)化、C程序的鏈接、運行時支持庫以及與TMS320LF240x系列DSP相關(guān)的C語言知識，并且使用兩個實例闡述了C程序開發(fā)過程等。本書主要面向從事自動控制、信息處理、
上傳時間： 2013-06-30
上傳用戶：源碼3
·【內(nèi)容簡介】 PCI(周邊器件互連)是當今個人計算機的主流總線結(jié)構(gòu),用于周邊設(shè)備與計算機中央處理器之間的快速通信.本書是對PCI總線規(guī)范的全面詳細的指南,在美國已連續(xù)修訂4版,印刷十余次. 本書詳細解釋了PCI的原理與操作,包括命令,讀寫傳送,存儲器與I/O尋址,錯誤檢測與處理,中斷,配置交易與寄存器等.
標簽： PCI
上傳時間： 2013-07-20
上傳用戶：uuuuuuu
·作者：張衛(wèi)寧 編著 叢書名： 出版社：國防工業(yè)出版社 ISBN：9787118027167 出版時間：2002-4-1 版次：1 印次： 頁數(shù)：280 字數(shù)：416000 紙張：膠版紙 包裝：平裝 開本： 內(nèi)容提要數(shù)字信號處理器（DSPs）是一種實時、高速的實現(xiàn)各種數(shù)字信號運算的微處理器。本書詳細介紹TMS320C2000系列DSPs的總體結(jié)構(gòu)、CPU、存儲器映像、尋址方式、指令系統(tǒng)和片
上傳時間： 2013-07-27
上傳用戶：lgnf
針對高速數(shù)字信號處理的要求,提出用FPGA 實現(xiàn)基- 4FFT 算法,并對其整體結(jié)構(gòu)、蝶形單\\\\\\\\r\\\\\\\\n元進行了分析. 采用蝶算單元輸入并行結(jié)構(gòu)和同址運算,能同時提供蝶形運算所需的4 個操作\\\\\\\\r\\\\\\\\n數(shù),具有最大的數(shù)據(jù)并行性,能提高處理速度 按照旋轉(zhuǎn)因子存放規(guī)則,蝶形運算所需的3 個旋轉(zhuǎn)\\\\\\\\r\\\\\\\\n因子地址相同,且尋址方式簡單 輸出采取與輸入相似的存儲器 運算單元同時采用3 個乘法的\\\\\\\\r\\\\\\\\n復(fù)數(shù)運算算法來
上傳時間： 2013-08-08
上傳用戶：gxrui1991
本文：采用了FPGA方法來模擬高動態(tài)(Global Position System GPS)信號源中的C／A碼產(chǎn)生器。C／A碼在GPS中實現(xiàn)分址、衛(wèi)星信號粗捕和精碼(P碼)引導(dǎo)捕獲起著重要的作用，通過硬件描述語言VERILOG在ISE中實現(xiàn)電路生成，采用MODELSIM、SYNPLIFY工具分別進行仿真和綜合。
上傳時間： 2013-08-31
上傳用戶：pwcsoft
時分多址（TDMA）接入是一種按時間劃分節(jié)點傳輸信息的傳輸方式 。本文利用Matlab/Simulink對TDMA（時分多址）協(xié)議進行了仿真研究，并對噪聲環(huán)境下TDMA系統(tǒng)的抗干擾能力做出了分析研究。分析結(jié)果表明TDMA協(xié)議有良好地抗干擾能力。為TDMA在無線寬帶接入網(wǎng)的應(yīng)用提供了理論支持。
標簽： Matlab_Simulink TDMA 協(xié)議 仿真研究
上傳時間： 2013-10-14
上傳用戶：wushengwu
針時引起電磁干技的主要因素一縫隙．本文提出了縫隙轉(zhuǎn)移阻抗等效建模方法，并在文中詳細論述，為快速、正確預(yù)測電于設(shè)備中電磁兼容的性能提供方法和理論依據(jù)。
上傳時間： 2013-10-25
上傳用戶：hullow
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
