<td id="pmtxd"></td>
arm開發(fā)板資料CPLD源代碼armcore9
標(biāo)簽： armcore9 CPLD arm 開發(fā)板
上傳時(shí)間： 2013-08-26
上傳用戶：清山綠水
用WINCE進(jìn)行嵌入式開發(fā)的源代碼開發(fā)板S3C2410
標(biāo)簽： S3C2410 WINCE 嵌入式開發(fā) 源代碼
上傳時(shí)間： 2013-08-26
上傳用戶：onewq
MIL-STD一1553B是一種集中控制式、時(shí)分指令/響應(yīng)型多路串行數(shù)據(jù)總線標(biāo)\r\n準(zhǔn)，具有高可靠性和靈活性，已經(jīng)成為現(xiàn)代航空機(jī)載系統(tǒng)設(shè)備互聯(lián)的最有效的解\r\n決方案，廣泛的應(yīng)用于飛機(jī)、艦船、坦克等武器平臺(tái)上，并且越來越多的應(yīng)用到\r\n民用領(lǐng)域。完成1553B總線數(shù)據(jù)傳輸功能的關(guān)鍵部件是總線接口芯片11][41。\r\n在對(duì)M幾STD一1553B數(shù)據(jù)總線協(xié)議進(jìn)行研究后，參考國外一些芯片的功能結(jié)\r\n構(gòu)，結(jié)合EDA技術(shù)，本論文提出了基于FPGA的1553B總線接口芯片的設(shè)計(jì)方案。\r\n在介紹了總線
標(biāo)簽： MIL-STD 1553B 集中控制 時(shí)分
上傳時(shí)間： 2013-08-26
上傳用戶：manlian
在三星ＡＲＭ２４１０嵌入式開發(fā)板上，使用ＡＬＴＥＲＡ公司ＥＰＭ７０３２對(duì)信號(hào)進(jìn)行邏輯處理
標(biāo)簽： 三星 嵌入式開發(fā)板
上傳時(shí)間： 2013-08-28
上傳用戶：dongbaobao
一個(gè)fpga開發(fā)板的原理圖，此板具有l(wèi)ed燈、ram、flash
上傳時(shí)間： 2013-08-31
上傳用戶：gxf2016
這是1C6實(shí)驗(yàn)板的一個(gè)實(shí)驗(yàn)程序，其用的組件為LED組件。對(duì)大家初步掌握FPGA有幫助
標(biāo)簽： 1C6 實(shí)驗(yàn)板 實(shí)驗(yàn) 程序
上傳時(shí)間： 2013-08-31
上傳用戶：daguogai
學(xué)習(xí)單片機(jī)、CPLD其實(shí)關(guān)鍵是實(shí)踐，從51入門是個(gè)好選擇，但不要停留在起點(diǎn)，學(xué)單片機(jī)方法得當(dāng)是瞬間的事！但用好，就不好說了，一輩子都要努力隨著產(chǎn)品控制技術(shù)的進(jìn)步，CPLD與單片機(jī)的聯(lián)系越來越密切，學(xué)會(huì)靈活應(yīng)用cpld已經(jīng)作為我們工程技術(shù)人 員的基本要求，抓緊時(shí)間學(xué)習(xí)吧，面對(duì)復(fù)雜的任務(wù)您就能應(yīng)對(duì)自如，您的未來將更美好。 我們推薦這款實(shí)驗(yàn)CPLD+51MCU學(xué)習(xí)板，主要特色是集成了具有ISP功能的CPLD和Flash單片機(jī)，可以單獨(dú)完成單片機(jī)和CPLD的實(shí)驗(yàn)，也可以通過跳線把單片機(jī)和CPLD聯(lián)合起來形成一個(gè)應(yīng)
標(biāo)簽： CPLD MCU 51 實(shí)驗(yàn)
上傳時(shí)間： 2013-08-31
上傳用戶：asddsd
本文詳細(xì)介紹了制作電路板的方法及步驟.\r\n實(shí)驗(yàn)板的功能\r\n這個(gè)實(shí)驗(yàn)板可以做如下實(shí)驗(yàn)：\r\n1．可以進(jìn)行運(yùn)算器（加、減、乘和除法）、比較器、譯碼器、編碼器、選擇器、分配器和一般組合電路的實(shí)驗(yàn)\r\n2．可以進(jìn)行觸發(fā)器、寄存器、計(jì)數(shù)器和一般時(shí)序電路的實(shí)驗(yàn)\r\n3．可以進(jìn)行頻率計(jì)電路、時(shí)鐘電路、計(jì)時(shí)電路、交通燈等復(fù)雜數(shù)字系統(tǒng)的實(shí)驗(yàn)\r\n4．加擴(kuò)展板可以進(jìn)行A/D、D/A、串行E2ROM和8031單片機(jī)等方面的實(shí)驗(yàn)\r\n
標(biāo)簽： CPLD 電路 實(shí)驗(yàn)板
上傳時(shí)間： 2013-09-01
上傳用戶：吾學(xué)吾舞
第一章 在Allegro 中準(zhǔn)備好進(jìn)行SI 仿真的PCB 板圖
上傳時(shí)間： 2013-09-04
上傳用戶：戀天使569
用allegro畫的ddr存儲(chǔ)器電路。六層板設(shè)計(jì)，很好的參考資料
標(biāo)簽： allegro ddr 存儲(chǔ)器 六層板
上傳時(shí)間： 2013-09-06
上傳用戶：ddddddos
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
