這是當(dāng)初在學(xué)網(wǎng)路程式時(shí)所寫的，所以有很多很多地方可以改進(jìn)， 有心人士就拿去亂改吧！ 先執(zhí)行(server) Server 然後再開(kāi)兩個(gè) (Client) LoginFrame 就能連了。 那個(gè)密碼部份是假的，沒(méi)有啥用處，可以把它改成輸入ip ， 當(dāng)初是直接設(shè) 127.0.0.1，以方便測(cè)試。
標(biāo)簽： 程式
上傳時(shí)間： 2014-12-03
上傳用戶：jackgao
用JAVA寫的網(wǎng)路五子棋遊戲，支援多人連線對(duì)戰(zhàn)，還有聊天的功能，大家可以試
標(biāo)簽： JAVA
上傳時(shí)間： 2013-12-03
上傳用戶：Late_Li
2410開(kāi)發(fā)板上電機(jī)轉(zhuǎn)動(dòng)控制的源代碼，使用ARM2410自帶的六路PWM
標(biāo)簽： 2410 開(kāi)發(fā)板 上電 轉(zhuǎn)動(dòng)
上傳時(shí)間： 2015-07-20
上傳用戶：zhanditian
一個(gè)很好用的 lcd 時(shí)鐘程序 C語(yǔ)言 #include<reg51.h> #include<stdio.h> //定義計(jì)時(shí)器0 的重裝值 #define RELOAD_HIGH 0x3C #define RELOAD_LOW 0xD2 //定義按鍵彈跳時(shí)間 #define DB_VAL //定義設(shè)置模式的最大時(shí)間間隔 #define TIMEOUT 200 //定義游標(biāo)位置常數(shù) #define HOME 0 #define HOUR 1 #define MIN 2 #define SEC 3
標(biāo)簽： include define RELOAD stdio
上傳時(shí)間： 2014-12-19
上傳用戶：zukfu
類神經(jīng)網(wǎng)路，MLP程式碼，可以計(jì)算多層架構(gòu)之類神經(jīng)網(wǎng)路運(yùn)算~C
標(biāo)簽：
上傳時(shí)間： 2013-12-28
上傳用戶：txfyddz
小弟撰寫的類神經(jīng)pca對(duì)圖片的壓縮與解壓縮,對(duì)來(lái)源圖片training過(guò)後,可使用該張圖像的特性(eigenvalue和eigenvetex)來(lái)對(duì)別張圖解壓縮,非常有趣的方式,再設(shè)定threashold時(shí)注意時(shí)值不要過(guò)大,因?yàn)檫@牽涉inverse matrex的計(jì)算.
標(biāo)簽： eigenvalue eigenvetex threashol training
上傳時(shí)間： 2015-12-02
上傳用戶：wpwpwlxwlx
精選一個(gè) uC/OS-II Porting 於一般業(yè)界使用之 MSP430F1132 開(kāi)發(fā)板上任務(wù)調(diào)度的例程,於 app.c 內(nèi)建構(gòu)了一個(gè)可於此開(kāi)發(fā)板上 Port 1.0 驅(qū)動(dòng) LED 閃爍任務(wù)工程,全例程於 IAR MSP430 V3.42A 下編譯,同時(shí)亦將此工程設(shè)好斷點(diǎn)可方便於 Simulator 內(nèi)直接觀測(cè) uC/OS 任務(wù)調(diào)度狀態(tài).
標(biāo)簽： Porting OS-II F1132 1132
上傳時(shí)間： 2015-12-14
上傳用戶：skfreeman
六路智能搶答器，用的是陵陽(yáng)61板，開(kāi)發(fā)環(huán)境。
標(biāo)簽： 智能搶答器
上傳時(shí)間： 2015-12-19
上傳用戶：xinyuzhiqiwuwu
MIL-STD一1553B是一種集中控制式、時(shí)分指令/響應(yīng)型多路串行數(shù)據(jù)總線標(biāo) 準(zhǔn)，具有高可靠性和靈活性，已經(jīng)成為現(xiàn)代航空機(jī)載系統(tǒng)設(shè)備互聯(lián)的最有效的解 決方案，廣泛的應(yīng)用于飛機(jī)、艦船、坦克等武器平臺(tái)上，并且越來(lái)越多的應(yīng)用到 民用領(lǐng)域。完成1553B總線數(shù)據(jù)傳輸功能的關(guān)鍵部件是總線接口芯片11][41。 在對(duì)M幾STD一1553B數(shù)據(jù)總線協(xié)議進(jìn)行研究后，參考國(guó)外一些芯片的功能結(jié) 構(gòu)，結(jié)合EDA技術(shù)，本論文提出了基于FPGA的1553B總線接口芯片的設(shè)計(jì)方案。 在介紹了總線控制器BC、遠(yuǎn)程終端RT的結(jié)構(gòu)和功能后，給出了基于FPGA的BC、 RT的具體模塊設(shè)計(jì)，通過(guò)工作方式選擇可以配置接口工作在哪種終端模式。每個(gè) 終端的設(shè)計(jì)都給出了詳細(xì)的邏輯結(jié)構(gòu)、設(shè)計(jì)流程和功能仿真結(jié)果分析，最后通過(guò) EDA工具的優(yōu)化及綜合后，在XIL刀呵X巧rtex一4上得以實(shí)現(xiàn)。 通過(guò)在標(biāo)準(zhǔn)1553B接口板和本設(shè)計(jì)實(shí)驗(yàn)板對(duì)接搭建的測(cè)試環(huán)境中進(jìn)行各項(xiàng)功 能測(cè)試，表明此設(shè)計(jì)可以在BC胭汀兩種模式下工作，能處理多種消息格式并且具 有較強(qiáng)的檢錯(cuò)能力，能應(yīng)付總線上傳輸?shù)母鞣N消息格式，驗(yàn)證的結(jié)果表明本文提 出的設(shè)計(jì)方案是合理的。
標(biāo)簽： MIL-STD 1553B 集中控制 時(shí)分
上傳時(shí)間： 2014-01-04
上傳用戶：www240697738
altera Quartus II FSM使用 可設(shè)定時(shí)間波形，手動(dòng)調(diào)整波形頻率。 (含電路)
標(biāo)簽： Quartus altera FSM II
上傳時(shí)間： 2016-02-13
上傳用戶：kbnswdifs
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
