亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

線性電路

  • 多路模擬信號采集器

    這是多路模擬信號采集器,歡迎大家下載觀看

    標簽: 多路 模擬信號 采集器

    上傳時間: 2013-12-09

    上傳用戶:wfl_yy

  • 多路復用器、模擬開關設計指南

    多路復用器、模擬開關設計指南

    標簽: 多路復用器 模擬開關 設計指南

    上傳時間: 2013-11-22

    上傳用戶:guojin_0704

  • 改善AMOLED TFT均勻性和穩定性像素補償電路

    各研究機構提出了像素補償電路用于改善OLED的均勻性和穩定性等問題,文中對目前采用有源OLED的α-Si TFT和p-Si TFT的各種像素補償電路進行了分析。分析結果表明,文中設計方案取得了一定的效果,但尚存不足。

    標簽: AMOLED TFT 穩定性 像素

    上傳時間: 2013-11-21

    上傳用戶:pioneer_lvbo

  • 時鐘分相技術應用

    摘要: 介紹了時鐘分相技術并討論了時鐘分相技術在高速數字電路設計中的作用。 關鍵詞: 時鐘分相技術; 應用 中圖分類號: TN 79  文獻標識碼:A   文章編號: 025820934 (2000) 0620437203 時鐘是高速數字電路設計的關鍵技術之一, 系統時鐘的性能好壞, 直接影響了整個電路的 性能。尤其現代電子系統對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時鐘設計上面。但隨著系統時鐘頻率的升高。我們的系統設計將面臨一系列的問 題。 1) 時鐘的快速電平切換將給電路帶來的串擾(Crosstalk) 和其他的噪聲。 2) 高速的時鐘對電路板的設計提出了更高的要求: 我們應引入傳輸線(T ransm ission L ine) 模型, 并在信號的匹配上有更多的考慮。 3) 在系統時鐘高于100MHz 的情況下, 應使用高速芯片來達到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個系統所需要的電流增大, 發 熱量增多, 對系統的穩定性和集成度有不利的影響。 4) 高頻時鐘相應的電磁輻射(EM I) 比較嚴重。 所以在高速數字系統設計中對高頻時鐘信號的處理應格外慎重, 盡量減少電路中高頻信 號的成分, 這里介紹一種很好的解決方法, 即利用時鐘分相技術, 以低頻的時鐘實現高頻的處 理。 1 時鐘分相技術 我們知道, 時鐘信號的一個周期按相位來分, 可以分為360°。所謂時鐘分相技術, 就是把 時鐘周期的多個相位都加以利用, 以達到更高的時間分辨。在通常的設計中, 我們只用到時鐘 的上升沿(0 相位) , 如果把時鐘的下降沿(180°相位) 也加以利用, 系統的時間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時鐘分為4 個相位(0°、90°、180°和270°) , 系統的時間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時來達到時鐘分相的目的。用這種方法產生的相位差不夠準確, 而且引起的時間偏移(Skew ) 和抖動 (J itters) 比較大, 無法實現高精度的時間分辨。 近年來半導體技術的發展, 使高質量的分相功能在一 片芯片內實現成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優異的時鐘 芯片。這些芯片的出現, 大大促進了時鐘分相技術在實際電 路中的應用。我們在這方面作了一些嘗試性的工作: 要獲得 良好的時間性能, 必須確保分相時鐘的Skew 和J itters 都 比較小。因此在我們的設計中, 通常用一個低頻、高精度的 晶體作為時鐘源, 將這個低頻時鐘通過一個鎖相環(PLL ) , 獲得一個較高頻率的、比較純凈的時鐘, 對這個時鐘進行分相, 就可獲得高穩定、低抖動的分 相時鐘。 這部分電路在實際運用中獲得了很好的效果。下面以應用的實例加以說明。2 應用實例 2. 1 應用在接入網中 在通訊系統中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時鐘分為4 個相位 數據, 與其同步的時鐘信號并不傳輸。 但本地接收到數據時, 為了準確地獲取 數據, 必須得到數據時鐘, 即要獲取與數 據同步的時鐘信號。在接入網中, 數據傳 輸的結構如圖2 所示。 數據以68MBös 的速率傳輸, 即每 個bit 占有14. 7ns 的寬度, 在每個數據 幀的開頭有一個用于同步檢測的頭部信息。我們要找到與它同步性好的時鐘信號, 一般時間 分辨應該達到1ö4 的時鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統時鐘頻率應在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對整個系統設計帶來很多的困擾。 我們在這里使用鎖相環和時鐘分相技術, 將一個16MHz 晶振作為時鐘源, 經過鎖相環 89429 升頻得到68MHz 的時鐘, 再經過分相芯片AMCCS4405 分成4 個相位, 如圖3 所示。 我們只要從4 個相位的68MHz 時鐘中選擇出與數據同步性最好的一個。選擇的依據是: 在每個數據幀的頭部(HEAD) 都有一個8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個相位的時鐘去鎖存數據, 如果經某個時鐘鎖存后的數據在這個指定位置最先檢測出這 個KWD, 就認為下一相位的時鐘與數據的同步性最好(相關)。 根據這個判別原理, 我們設計了圖4 所示的時鐘分相選擇電路。 在板上通過鎖相環89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時鐘: 用這4 個 時鐘分別將輸入數據進行移位, 將移位的數據與KWD 作比較, 若至少有7bit 符合, 則認為檢 出了KWD。將4 路相關器的結果經過優先判選控制邏輯, 即可輸出同步性最好的時鐘。這里, 我們運用AMCC 公司生產的 S4405 芯片, 對68MHz 的時鐘進行了4 分 相, 成功地實現了同步時鐘的獲取, 這部分 電路目前已實際地應用在某通訊系統的接 入網中。 2. 2 高速數據采集系統中的應用 高速、高精度的模擬- 數字變換 (ADC) 一直是高速數據采集系統的關鍵部 分。高速的ADC 價格昂貴, 而且系統設計 難度很高。以前就有人考慮使用多個低速 圖5 分相技術應用于采集系統 ADC 和時鐘分相, 用以替代高速的ADC, 但由 于時鐘分相電路產生的相位不準確, 時鐘的 J itters 和Skew 比較大(如前述) , 容易產生較 大的孔徑晃動(Aperture J itters) , 無法達到很 好的時間分辨。 現在使用時鐘分相芯片, 我們可以把分相 技術應用在高速數據采集系統中: 以4 分相后 圖6 分相技術提高系統的數據采集率 的80MHz 采樣時鐘分別作為ADC 的 轉換時鐘, 對模擬信號進行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號經過 緩沖、調理, 送入ADC 進行模數轉換, 采集到的數據寫入存儲器(M EM )。各個 采集通道采集的是同一信號, 不過采樣 點依次相差90°相位。通過存儲器中的數 據重組, 可以使系統時鐘為80MHz 的采 集系統達到320MHz 數據采集率(如圖6 所示)。 3 總結 靈活地運用時鐘分相技術, 可以有效地用低頻時鐘實現相當于高頻時鐘的時間性能, 并 避免了高速數字電路設計中一些問題, 降低了系統設計的難度。

    標簽: 時鐘 分相 技術應用

    上傳時間: 2013-12-17

    上傳用戶:xg262122

  • 線性及邏輯器件選擇指南

    緒論 3線性及邏輯器件新產品優先性計算領域4PCI Express®多路復用技術USB、局域網、視頻多路復用技術I2C I/O擴展及LED驅動器RS-232串行接口靜電放電(ESD)保護服務器/存儲10GTL/GTL+至LVTTL轉換PCI Express信號開關多路復用I2C及SMBus接口RS-232接口靜電放電保護消費醫療16電源管理信號調節I2C總線輸入/輸出擴展電平轉換靜電放電保護 手持設備22電平轉換音頻信號路由I2C基帶輸入/輸出擴展可配置小邏輯器件靜電放電保護鍵區控制娛樂燈光顯示USB接口工業自動化31接口——RS-232、USB、RS-485/422繼電器及電機控制保持及控制:I2C I/O擴展信號調節便攜式工業(掌上電腦/掃描儀) 36多路復用USB外設卡接口接口—RS-232、USB、RS-485/422I2C控制靜電放電保護 對于任意外部接口連接器的端口來說,靜電放電的沖擊一直是對器件可靠性的威脅。許多低電壓核心芯片或系統級的特定用途集成電路(ASIC)提供了器件級的人體模型(HBM)靜電放電保護,但無法應付系統級的靜電放電。一個卓越的靜電放電解決方案應該是一個節省空間且經濟高效的解決方案,可保護系統的相互連接免受外部靜電放電的沖擊。

    標簽: 線性 邏輯器件 選擇指南

    上傳時間: 2013-10-18

    上傳用戶:mikesering

  • 振蕩電路的設計-實用電子路

    振蕩電路的設計-實用電子路

    標簽: 振蕩電路 電子

    上傳時間: 2013-11-02

    上傳用戶:moerwang

  • 20路單個依次流水燈電路圖設計

    通過NE555的巧妙使用,構成的以NE555和CD40017為一體的二十路流水燈

    標簽: 流水燈 電路圖設計

    上傳時間: 2013-10-26

    上傳用戶:lalaruby

  • PCB的可制造性與可測試性

    PCB的可制造性與可測試性,很詳細的pcb學習資料。

    標簽: PCB 可制造性 測試

    上傳時間: 2014-06-22

    上傳用戶:熊少鋒

  • 撓性印制板拐角防撕裂結構信號傳輸性能分析

    撓性印制板很容易在大應力的作用下造成開裂或斷裂,在設計時常在拐角處采用抗撕裂結構設計以更好地改善FPC的抗撕裂的性能。

    標簽: 撓性印制 信號傳輸 性能分析

    上傳時間: 2013-11-22

    上傳用戶:crazyer

  • 通孔插裝PCB的可制造性設計

    對于電子產品設計師尤其是線路板設計人員來說,產品的可制造性設計(Design For Manufacture,簡稱DFM)是一個必須要考慮的因素,如果線路板設計不符合可制造性設計要求,將大大降低產品的生產效率,嚴重的情況下甚至會導致所設計的產品根本無法制造出來。目前通孔插裝技術(Through Hole Technology,簡稱THT)仍然在使用,DFM在提高通孔插裝制造的效率和可靠性方面可以起到很大作用,DFM方法能有助于通孔插裝制造商降低缺陷并保持競爭力。本文介紹一些和通孔插裝有關的DFM方法,這些原則從本質上來講具有普遍性,但不一定在任何情況下都適用,不過,對于與通孔插裝技術打交道的PCB設計人員和工程師來說相信還是有一定的幫助。1、排版與布局在設計階段排版得當可避免很多制造過程中的麻煩。(1)用大的板子可以節約材料,但由于翹曲和重量原因,在生產中運輸會比較困難,它需要用特殊的夾具進行固定,因此應盡量避免使用大于23cm×30cm的板面。最好是將所有板子的尺寸控制在兩三種之內,這樣有助于在產品更換時縮短調整導軌、重新擺放條形碼閱讀器位置等所導致的停機時間,而且板面尺寸種類少還可以減少波峰焊溫度曲線的數量。(2)在一個板子里包含不同種拼板是一個不錯的設計方法,但只有那些最終做到一個產品里并具有相同生產工藝要求的板才能這樣設計。(3)在板子的周圍應提供一些邊框,尤其在板邊緣有元件時,大多數自動裝配設備要求板邊至少要預留5mm的區域。(4)盡量在板子的頂面(元件面)進行布線,線路板底面(焊接面)容易受到損壞。不要在靠近板子邊緣的地方布線,因為生產過程中都是通過板邊進行抓持,邊上的線路會被波峰焊設備的卡爪或邊框傳送器損壞。(5)對于具有較多引腳數的器件(如接線座或扁平電纜),應使用橢圓形焊盤而不是圓形,以防止波峰焊時出現錫橋(圖1)。

    標簽: PCB 通孔插裝 可制造性

    上傳時間: 2013-11-07

    上傳用戶:refent

主站蜘蛛池模板: 玉龙| 开原市| 孝昌县| 高陵县| 滁州市| 锦州市| 会同县| 四会市| 沁源县| 通城县| 泰安市| 大理市| 化州市| 忻州市| 宁安市| 天台县| 商南县| 陆良县| 阿尔山市| 济源市| 商都县| 吴堡县| 拜泉县| 兴山县| 麻城市| 汉中市| 西乌珠穆沁旗| 丹寨县| 麦盖提县| 望奎县| 宜兰县| 永善县| 祁东县| 衡东县| 西乌| 扶余县| 临清市| 河源市| 县级市| 和龙市| 綦江县|