LDPC(Low Density Parity Check)碼是一類可以用非常稀疏的校驗矩陣或二分圖定義的線性分組糾錯碼，最初由Gallager發(fā)現(xiàn)，故亦稱Gallager碼.它和著名Turbo碼相似，具有逼近香農(nóng)限的性能，幾乎適用于所有信道，因此成為近年來信道編碼界研究的熱點。 LDPC碼的奇偶校驗矩陣呈現(xiàn)稀疏性，其譯碼復(fù)雜度與碼長成線性關(guān)系，克服了分組碼在長碼長時所面臨的巨大譯碼計算復(fù)雜度問題，使長編碼分組的應(yīng)用成為可能。而且由于校驗矩陣的稀疏特性，在長的編碼分組時，相距很遠的信息比特參與統(tǒng)一校驗，這使得連續(xù)的突發(fā)差錯對譯碼的影響不大，編碼本身就具有抗突發(fā)差錯的特性。 本文首先介紹了LDPC碼的基本概念和基本原理，其次，具體介紹了LDPC碼的構(gòu)造和各種編碼算法及其生成矩陣的產(chǎn)生方法，特別是準循環(huán)LDPC碼的構(gòu)造以及RU算法、貪婪算法，并在此基礎(chǔ)上采用貪婪算法對RU算法進行了改進。 最后，選用Altera公司的Stratix系列FPGA器件EPls25F67217，實現(xiàn)了碼長為504的基于RU算法的LDPC編碼器。在設(shè)計過程中，為節(jié)省資源、提高速度，在向量存儲時采用稀疏矩陣技術(shù)，在向量相加時采用通過奇校驗直接判定結(jié)果的方法，在向量乘法中，采用了前向迭代方法，避開了復(fù)雜的矩陣求逆運算。結(jié)果表明，該編碼器只占用約10％的邏輯單元，約5％的存儲單元，時鐘頻率達到120MHz，數(shù)據(jù)吞吐率達到33Mb/s，功能上也滿足編碼器的要求。
上傳時間： 2013-06-09
上傳用戶：66wji
軟件無線電(SDR，Software Defined Radio)由于具備傳統(tǒng)無線電技術(shù)無可比擬的優(yōu)越性，已成為業(yè)界公認的現(xiàn)代無線電通信技術(shù)的發(fā)展方向。理想的軟件無線電系統(tǒng)強調(diào)體系結(jié)構(gòu)的開放性和可編程性，減少靈活性著的硬件電路，把數(shù)字化處理(ADC和DAC)盡可能靠近天線，通過軟件的更新改變硬件的配置、結(jié)構(gòu)和功能。目前，直接對射頻(RF)進行采樣的技術(shù)尚未實現(xiàn)普及的產(chǎn)品化，而用數(shù)字變頻器在中頻進行數(shù)字化是普遍采用的方法，其主要思想是，數(shù)字混頻器用離散化的單頻本振信號與輸入采樣信號在乘法器中相乘，再經(jīng)插值或抽取濾波，其結(jié)果是，輸入信號頻譜搬移到所需頻帶，數(shù)據(jù)速率也相應(yīng)改變，以供后續(xù)模塊做進一步處理。數(shù)字變頻器在發(fā)射設(shè)備和接收設(shè)備中分別稱為數(shù)字上變頻器(DUC，Digital Upper Converter)和數(shù)字下變頻器(DDC，Digital Down Converter)，它們是軟件無線電通信設(shè)備的關(guān)鍵部什。大規(guī)模可編程邏輯器件的應(yīng)用為現(xiàn)代通信系統(tǒng)的設(shè)計帶來極大的靈活性。基于FPGA的數(shù)字變頻器設(shè)計是深受廣大設(shè)計人員歡迎的設(shè)計手段。本文的重點研究是數(shù)字下變頻器(DDC)，然而將它與數(shù)字上變頻器(DUC)完全割裂后進行研究顯然是不妥的，因此，本文對數(shù)字上變頻器也作適當介紹。 第一章簡要闡述了軟件無線電及數(shù)字下變頻的基本概念，介紹了研究背景及所完成的主要研究工作。 第二章介紹了數(shù)控振蕩器(NCO)，介紹了兩種實現(xiàn)方法，即基于查找表和基于CORDIC算法的實現(xiàn)。對CORDIc算法作了重點介紹，給出了傳統(tǒng)算法和改進算法，并對基于傳統(tǒng)CORDIC算法的NCO的FPGA實現(xiàn)進行了EDA仿真。 第三章介紹了變速率采樣技術(shù)，重點介紹了軟件無線電中廣泛采用的級聯(lián)積分梳狀濾波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)補償法，對前者進行了基于Matlab的理論仿真和FPGA實現(xiàn)的EDA仿真，后者只進行了基于Matlab的理論仿真。 第四章介紹了分布式算法和軟件無線電中廣泛采用的半帶(half-band，HB)濾波器，對基于分布式算法的半帶濾波器的FPGA實現(xiàn)進行了EDA仿真，最后簡要介紹了FIR的多相結(jié)構(gòu)。 第五章對數(shù)字下變頻器系統(tǒng)進行了噪聲綜合分析，給出了一個噪聲模型。 第六章介紹了數(shù)字下變頻器在短波電臺中頻數(shù)字化應(yīng)用中的一個實例，給出了測試結(jié)果，重點介紹了下變頻器的：FPGA實現(xiàn)，其對應(yīng)的VHDL程序收錄在本文最后的附錄中，希望對從事該領(lǐng)域設(shè)計的技術(shù)人員具有一定參考價值。
標簽： FPGA 軟件無線電 數(shù)字下變頻
上傳時間： 2013-06-30
上傳用戶：huannan88
H.264/AVC是由國際電信聯(lián)合會的視頻專家組和國際標準化組織的運動圖像專家組組成的聯(lián)合視頻小組制定的下一代視頻壓縮標準。新標準采用了一些先進算法，因此具有優(yōu)異的壓縮性能和極好的網(wǎng)絡(luò)親和性，滿足低碼率情況下的高質(zhì)量視頻的傳輸。 H.264/AVC采用的先進算法包括多模式幀間預(yù)測、1/4像素精度預(yù)測、整數(shù)變換量化、去方塊濾波和熵編碼。本論文著重對整數(shù)變換與量化、去方塊濾波做了研究。整數(shù)變換是一種只有加法和移位的運算，量化可以通過查表和乘法操作就可以完成，避免了反變換的時候失配問題，沒有精度損失；去方塊濾波是一種用來去除低碼率情況下的每個宏塊的塊效應(yīng)，提高了解碼圖像的外觀。 本文主要從算法研究和硬件實現(xiàn)兩方面著手，在算法研究方面設(shè)計了一個可視化測試軟件，在硬件實現(xiàn)方面主要對整數(shù)變換、量化和去方塊濾波做了研究和實現(xiàn)。視頻壓縮技術(shù)的關(guān)鍵在于視頻壓縮算法及其芯片的實現(xiàn)，F(xiàn)PGA可重復(fù)使用，設(shè)計修改靈活，片內(nèi)資源豐富，具備DSP模塊等優(yōu)勢。在本論文的目標實現(xiàn)部分模塊FPGA的硬件設(shè)計，用Verilog完成了關(guān)鍵部分的設(shè)計。首先簡要介紹了視頻壓縮基本原理，常用視頻壓縮標準及其特性以及國內(nèi)外的研究動態(tài)，并對H.264標準基本檔次所涉及的核心技術(shù)進行了詳細介紹，兩種分層結(jié)構(gòu)分別討論。其次在掌握了H.264.算法及編解碼流程的基礎(chǔ)上，設(shè)計了基于H.264編解碼的可視化軟件平臺。然后詳細介紹了整數(shù)變換、量化、反變換和反量化核心模塊的設(shè)計和實現(xiàn)，并在Altera的軟件和開發(fā)板上進行了仿真驗證；對去方塊濾波算法做了軟件研究測試，并給出了一種改進的硬件整體結(jié)構(gòu)設(shè)計。最后，對全文工作進行了總結(jié)和對未來研究工作做了展望。我在課題中所做的主要工作有： 1.查閱相關(guān)文獻，熟悉H.264.標準及整數(shù)變換、量化和去方塊濾波等算法。 2.用VC++完成了基于H.264編解碼的可視化軟件平臺設(shè)計。 3.用Verilog完成了整數(shù)變換量化、反變換反量化模塊FPGA設(shè)計與驗證。 4.去方塊濾波器的算法研究、仿真和硬件整體結(jié)構(gòu)設(shè)計。
上傳時間： 2013-04-24
上傳用戶：lanjisu111
為了讓公司新進人員及經(jīng)銷商伙伴們對交換式電源供應(yīng)器有基本的了解，明緯特別出版了 這本『交換式電源供應(yīng)器技術(shù)手冊』。這是我們編輯小組以明緯 22 年來從事設(shè)計、生產(chǎn)、 銷售交換式電源供應(yīng)器的經(jīng)驗為基礎(chǔ)，結(jié)合教科書及安規(guī)文件而編輯出之成果。 此手冊包含電源供應(yīng)器簡介、規(guī)格解釋、安規(guī)、EMC 及 CE 簡介、信賴度、電源供應(yīng)器使 用注意事項、常見技術(shù)問題 Q&A、及簡易故障排除等主題。內(nèi)容著重于事實的描述而非理 論的推導(dǎo)，非常適合無電源供應(yīng)器技術(shù)背景的從業(yè)人員研讀，讀者必可在短時間內(nèi)對交換 式電源供應(yīng)器及相關(guān)規(guī)格、應(yīng)用、安規(guī)有概略性的認識。 本手冊緣起于 1996 年 2 月發(fā)行之『交換式電源供應(yīng)器使用手冊』，歷經(jīng)多次修訂再版。而 本版主要加強了圖、表的輔助說明，讓非技術(shù)背景的讀者更容易接納此手冊的內(nèi)容。另外 針對安規(guī)及 EMC 的部分也參考最新規(guī)范予以修訂，整理出更完整的內(nèi)容以利讀者的了解。 最后感謝編輯小組各成員不吝分享自己在技術(shù)、研發(fā)、工程、品保、維修、安規(guī)及 EMC 等 領(lǐng)域的經(jīng)驗，然編輯小組組員均系工程背景人員，在文章撰寫上均并非專業(yè)，期望讀者多 予包涵并能不吝指教提供您寶貴的意見，讓本手冊下一版的內(nèi)容更加完整、更有價值。 明緯企業(yè)股份有限公
標簽： 明緯 開關(guān)電源 技術(shù)資料
上傳時間： 2013-07-11
上傳用戶：kksuyiwen
proteus中基于51單片機的數(shù)字電壓表的仿真
標簽： proteus 51單片機 數(shù)字電壓表
上傳時間： 2013-07-11
上傳用戶：kbnswdifs
萬用表和示波器的使用方法.rar 兩個DOC文件，對初入電子行業(yè)的程序員很有幫助。
上傳時間： 2013-04-24
上傳用戶：小碼農(nóng)lz
圖像縮放在圖像處理領(lǐng)域中，發(fā)揮著重要作用。圖像的分辨率調(diào)整和格式變換，都需要用到圖像縮放技術(shù)。隨著多媒體技術(shù)和大規(guī)模集成電路的發(fā)展，利用硬件實現(xiàn)視頻圖像無級縮放已成為圖像處理研究的一個重要課題。 圖像縮放通常由插值算法實現(xiàn)。傳統(tǒng)的插值算法由于實現(xiàn)原理的局限性，在縮放時容易引起邊緣鋸齒或細節(jié)模糊現(xiàn)象。針對傳統(tǒng)插值算法的這個不足，出現(xiàn)了許多基于邊緣改進的算法。但這些算法一般只能完成2k倍數(shù)插值，無法真正做到基于邊緣的無級縮放。 為了實現(xiàn)基于邊緣改進的無級縮放，本文做了如下五個方面的研究工作： 1.系統(tǒng)回顧了圖像縮放技術(shù)，包括傳統(tǒng)圖像縮放技術(shù)和多邊緣檢測插值，分析了這些圖像縮放技術(shù)的優(yōu)缺點。 2.重點研究了新興的方向多項式插值算法，該算法能夠真正完成基于邊緣改進的無級縮放。 3.提出改進的方向多項式插值算法(IOPI算法)，該算法針對硬件實現(xiàn)，做了兩個方面改進：提出EDV算法，簡化邊緣方向的確定；提出Cubic6逼近插值算法(A-Cubic6算法)，改善平坦區(qū)域縮放效果。其中的EDV算法通過加減、比較模塊，完成邊緣方向的確定。相比原算法中的乘除法、直方圖計算，大大簡化了硬件實現(xiàn)，降低了硬件實現(xiàn)成本。A-Cubic6算法利用查找表簡化了Cubic6點插值算法的實現(xiàn)，而且明顯改善了非邊緣區(qū)域的縮放效果。 4.研究縮放算法與圖像質(zhì)量的評價方法。比較、分析各算法的軟件仿真結(jié)果，得出結(jié)論：本文提出的IOPI算法在平坦區(qū)域和邊緣區(qū)域都具有比其它算法更突出的效果。 5.結(jié)合實時視頻處理要求，研究了IOPI算法的FPGA實現(xiàn)。已完成最近鄰域插值和A-Cubic6算法的FPGA實現(xiàn)，可以在硬件平臺上穩(wěn)定工作。
上傳時間： 2013-06-05
上傳用戶：2728460838
基于ADE7878芯片的諧波電能表的設(shè)計與校表流程:本文主要介紹了ADI公司最新推出的三相高精度多功能電能計量芯片ADE7878，以及其在諧波計量中的應(yīng)用，重點闡述了ADE7878的功能特點，典型電路
上傳時間： 2013-07-29
上傳用戶：釣鰲牧馬
LED驅(qū)動IC產(chǎn)品參數(shù)比較表
標簽： LED IC產(chǎn)品 驅(qū)動 參數(shù)
上傳時間： 2013-05-21
上傳用戶：stvnash
數(shù)字濾波作為數(shù)字信號處理技術(shù)的重要組成部分，廣泛應(yīng)用于諸如信號分離、恢復(fù)、整形等多種場合中，本文討論的FIR濾波器因其具有嚴格的線性相位特性而得到廣泛的應(yīng)用。在工程實踐中，往往要求信號處理具有實時性和靈活性,但目前常用的一些軟件或硬件實現(xiàn)方法則難以同時達到兩方面的要求。 可編程邏輯器件是一種用戶根據(jù)需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。本課題研究FIR的FPGA解決方案體現(xiàn)電子系統(tǒng)的微型化和單片化，主要完成的工作如下: (1)以FIR濾波器的基本理論為依據(jù)，研究適應(yīng)工程實際的數(shù)字濾波器的設(shè)計方法： (2)對分布式算法進行了較為深入的研究。在闡述算法原理的基礎(chǔ)上，分析了利用FPGA特有的查找表結(jié)構(gòu)完成這一運算的方法，從而解決了常系數(shù)乘法運算硬件實現(xiàn)的問題； (3)以—FIR低通濾波器為例說明FIR數(shù)字濾波器的具體實現(xiàn)方法，采用層次化、模塊化、參數(shù)化的設(shè)計思想，完成對整個FIR濾波器的功能模塊的劃分，以及各個功能模塊的具體設(shè)計； (4)設(shè)計參數(shù)可調(diào)的FIR低通濾波器的硬件電路：以EPFlK50TCl44-l為核心，包括A/D轉(zhuǎn)換電路、D/A轉(zhuǎn)換電路以及在系統(tǒng)配置電路等。以話音作為輸入信號，進行了實際濾波效果的測試。 實驗系統(tǒng)的測試結(jié)果表明，和傳統(tǒng)的數(shù)字濾波器相比較具有更好的實時性、準確性、靈活性和實用性。
標簽： FPGA 沖激響應(yīng) 數(shù)字濾波器
上傳時間： 2013-07-13
上傳用戶：皇族傳媒
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
