本文著重研究了多路數(shù)字節(jié)目復(fù)用器中的對多路預(yù)處理TS流復(fù)用的原理和基于FPGA的實現(xiàn)方法。首先論述了關(guān)于數(shù)字電視系統(tǒng)的一些基本概念，介紹了MPEG-2/DVB標準以及數(shù)字電視節(jié)目專用信息(PSI)，并結(jié)合多路數(shù)字節(jié)目復(fù)用的基本原理提出了一套基于FPGA的設(shè)計方案。通過對復(fù)用器輸入部分、復(fù)用控制邏輯和PCR校正等一系列模塊的設(shè)計及仿真驗證，達到了設(shè)計的要求，取得了一定的研究成果。
上傳時間： 2013-06-09
上傳用戶：bugtamor
數(shù)字電視近年來飛速發(fā)展，它最終取代模擬電視是一個必然趨勢。可編程邏輯技術(shù)以及EDA技術(shù)的升溫也帶來了電子系統(tǒng)設(shè)計的巨大變革。本論文將迅速發(fā)展的FPGA技術(shù)應(yīng)用于數(shù)字電視系統(tǒng)中，研究探討了數(shù)字電視前端系統(tǒng)中的關(guān)鍵設(shè)備——傳輸流復(fù)用器的FPGA建模和實現(xiàn)，以及相關(guān)的關(guān)鍵技術(shù)。本論文首先介紹了數(shù)字電視的發(fā)展現(xiàn)狀和前景，概述了數(shù)字電視前端系統(tǒng)的組成結(jié)構(gòu)與關(guān)鍵技術(shù)，以及可編程邏輯技術(shù)的發(fā)展和優(yōu)勢。然后介紹了數(shù)字電視系統(tǒng)中的重要標準MPEG-2以及傳輸流復(fù)用器的原理和系統(tǒng)結(jié)構(gòu)，并且從理論上闡述了復(fù)用器設(shè)計的關(guān)鍵技術(shù)：PSI重組和PCR調(diào)整。接著詳細說明了如何運用創(chuàng)新思路，采用獨特的硬件架構(gòu)在一片F(xiàn)PGA上實現(xiàn)整個復(fù)用器的軟件和硬件系統(tǒng)的方案，并且舉例說明了復(fù)用器硬件邏輯設(shè)計中所運用的幾個FPGA設(shè)計技巧。最后對本文進行總結(jié)，并提出了數(shù)字電視系統(tǒng)中復(fù)用器設(shè)備未來發(fā)展的設(shè)想。本文中介紹的基于SOPC的硬件復(fù)用器設(shè)計方案，將系統(tǒng)的軟件和硬件集成在一款A(yù)ltera公司新推出的低成本高密度cyclone系列FPGA上，并且將FPGA設(shè)計技巧運用于復(fù)用器的硬件邏輯設(shè)計中。整個設(shè)計方案不但簡化了系統(tǒng)設(shè)計，而且實現(xiàn)了穩(wěn)定，高速，低成本，可擴展性強的復(fù)用器系統(tǒng)。
上傳時間： 2013-06-02
上傳用戶：gtzj
相對于JPEG中二維離散余弦變換(2DDCT)來說，在JPEG2000標準中，二維離散小波變換(2DDWT)是其圖像壓縮系統(tǒng)的核心變換。在很多需要進行實時處理圖像的系統(tǒng)中，如數(shù)碼相機、遙感遙測、衛(wèi)星通信、多媒體通信、便攜式攝像機、移動通信等系統(tǒng)，需要用芯片實現(xiàn)圖像的編解碼壓縮過程。雖然有許多研究工作者對圖像處理的小波變換進行了研究，但大都只偏重算法研究，對算法硬件實現(xiàn)時的復(fù)雜性考慮較少，對圖像處理的小波變換硬件實現(xiàn)的研究也較少。 本文針對圖像處理的小波變換算法及其硬件實現(xiàn)進行了研究。對文獻[13]提出的“內(nèi)嵌延拓提升小波變換”(Combiningthedata-extensionprocedureintothelifting-basedDWTcore)快速算法進行仔細分析，提出一種基于提升方式的5/3小波變換適合硬件實現(xiàn)的算法，在MATLAB中仿真驗證了該算法，證明其是正確的。并設(shè)計了該算法的硬件結(jié)構(gòu)，在MATLAT的Simulink中進行仿真，對該結(jié)構(gòu)進行VHDL語言的寄存器傳輸級(RTL)描述與仿真，成功綜合到Altera公司的FPGA器件中進行驗證通過。本算法與傳統(tǒng)的小波變換的邊界處理方法比較：由于將其邊界延拓過程內(nèi)嵌于小波變換模塊中，使該硬件結(jié)構(gòu)無需額外的邊界延拓過程，減少小波變換過程中對內(nèi)存的讀寫量，從而達到減少內(nèi)存使用量，降低功耗，提高硬件利用率和運算速度的特點。本算法與文獻[13]提出的算法相比較：無需增加額外的硬件計算模塊，又具有在硬件實現(xiàn)時不改變原來的提升小波算法的規(guī)則性結(jié)構(gòu)的特點。這種小波變換硬件芯片的實現(xiàn)不僅適用于JPEG2000的5/3無損小波變換，當(dāng)然也可用于其它各種實時圖像壓縮處理硬件系統(tǒng)。
上傳時間： 2013-06-13
上傳用戶：jhksyghr
隨著移動終端、多媒體、Internet網(wǎng)絡(luò)、通信，圖像掃描技術(shù)的發(fā)展，以及人們對圖象分辨率，質(zhì)量要求的不斷提高，用軟件壓縮難以達到實時性要求，而且會帶來因傳輸大量原始圖象數(shù)據(jù)帶來的帶寬要求，因此采用硬件實現(xiàn)圖象壓縮已成為一種必然趨勢。而熵編碼單元作為圖像變換，量化后的處理環(huán)節(jié)，是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實現(xiàn)，具有廣闊的應(yīng)用背景。本文以星載視頻圖像壓縮的硬件實現(xiàn)項目為背景，對熵編碼器和解碼器的硬件實現(xiàn)進行探討，給出了并行熵編碼和解碼器的實現(xiàn)方案。熵編解碼器中的難點是huffman編解碼器的實現(xiàn)。在設(shè)計并行huffman編碼方案時通過改善Huffman編碼器中變長碼流向定長碼流轉(zhuǎn)換時的控制邏輯,避免了因數(shù)據(jù)處理不及時造成數(shù)據(jù)丟失的可能性，從而保證了編碼的正確性。而在實現(xiàn)并行的huffman解碼器時，解碼算法充分利用了規(guī)則化碼書帶來的碼字的單調(diào)性，及在特定長度碼字集內(nèi)碼字變化的連續(xù)性，將并行解碼由模式匹配轉(zhuǎn)換為算術(shù)運算，提高了存儲器的利用率、系統(tǒng)的解碼效率和速度。在實現(xiàn)并行huffman編碼的基礎(chǔ)上，結(jié)合針對DC子帶的預(yù)測編碼，針對直流子帶的游程編碼，能夠?qū)D像壓縮系統(tǒng)中經(jīng)過DWT變換，量化，掃描后的數(shù)據(jù)進行正確的編碼。同時，在并行huffman解碼基礎(chǔ)上的熵解碼器也可以解碼出正確的數(shù)據(jù)提供給解碼系統(tǒng)的后續(xù)反量化模塊，進一步處理。在本文介紹的設(shè)計方案中，按照自頂向下的設(shè)計方法，對星載圖像壓縮系統(tǒng)中的熵編解碼器進行分析，進而進行邏輯功能分割及模塊劃分，然后分別實現(xiàn)各子模塊，并最終完成整個系統(tǒng)。在設(shè)計過程中，用高級硬件描述語言verilogHDL進行RTL級描述。利用了Altera公司的QuartusII開發(fā)平臺進行設(shè)計輸入、編譯、仿真，同時還采用modelsim仿真工具和symplicity的綜合工具，驗證了設(shè)計的正確性。通過系統(tǒng)波形仿真和下板驗證熵編碼器最高頻率可以達到127M，在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M，吞吐量可達到2500Mbps，也能滿足性能要求。仿真驗證的結(jié)果表明：設(shè)計能夠滿足性能要求，并具有一定的使用價值。
上傳時間： 2013-05-19
上傳用戶：吳之波123
隨著微電子技術(shù)的發(fā)展，可編程邏輯器件取得了迅速的發(fā)展，其功能日益強大，F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長，近來推出的FPGA都針對數(shù)字信號處理的特點做了特定設(shè)計，集成了存儲器、鎖相環(huán)（PLL）、硬件乘法器、DSP模塊等，通過使用各個公司提供的FPGA開發(fā)軟件使用硬件描述語言，可以實現(xiàn)特定的信號處理算法，如FFT、FIR等算法，為電子設(shè)計工程師提供了新的選擇。實時圖像處理系統(tǒng)采用FPGA+DSP的結(jié)構(gòu)來完成整個復(fù)雜的圖像處理算法。將圖像處理算法進行分類，F(xiàn)PGA和DSP份協(xié)作發(fā)揮各自的長處，對于算法實現(xiàn)簡單、運算量大、實時性高的這類處理過程由大容量高性能的FPGA實現(xiàn)，DSP則用來處理經(jīng)過預(yù)處理后的圖像數(shù)據(jù)，來運行算法結(jié)構(gòu)復(fù)雜，乘加運算多的算法。整個系統(tǒng)主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個部分。主要取得的了以下的研究成果：（1）研究了FPGA的工作原理及應(yīng)用，完成了Stratix芯片的選型。設(shè)計了數(shù)字圖像處理板的電路原理圖和PCB設(shè)計圖。并對電路板進行調(diào)試，工作正常。（2）完成了FPGA程序下載電纜的PCB電路設(shè)計，并調(diào)試成功，應(yīng)用到FPGA的調(diào)試下載配置中，取得了良好的實驗與經(jīng)濟效果。（3）充分利用FPGA的設(shè)計開發(fā)軟件與工具，完成了中值濾波、形態(tài)學(xué)濾波和自適應(yīng)閾值的FPGA實現(xiàn)，并給出了詳細的實現(xiàn)過程。將算法下載到FPGA芯片，經(jīng)過試驗調(diào)試，達到要求。（4）研究了PCI接口通訊的實現(xiàn)方式，選用PCI9054芯片實現(xiàn)通訊，完成PCI接口電路設(shè)計，經(jīng)過調(diào)試，實現(xiàn)了中斷、DMA等方式，滿足了數(shù)據(jù)傳輸?shù)囊蟆＃?）學(xué)習(xí)了C6701DSP芯片的工作特性以及內(nèi)部功能結(jié)構(gòu)，完成了DSP外圍存儲器的擴展、時鐘信號發(fā)生以及電源模塊等外圍電路的設(shè)計。
上傳時間： 2013-07-16
上傳用戶：xiaowei314
電力線通信技術(shù)利用分布廣泛的低壓電力線作為通信信道，實現(xiàn)internet高速互連，為用戶提供互聯(lián)網(wǎng)訪問、視頻點播等服務(wù)，形成包括電力在內(nèi)的“四網(wǎng)合一”，目前正受到人們的關(guān)注。利用該技術(shù)，可以在居民區(qū)內(nèi)建立寬帶接入網(wǎng)，也可以利用遍布家庭各個房間的電源插座組成家庭局域網(wǎng)。但是電力線是傳輸電能的，因此通過電力線傳輸數(shù)據(jù)有許多的問題需要解決。 OFDM(正交頻分復(fù)用)技術(shù)是實現(xiàn)電力線通信的一項熱門技術(shù)。OFDM采用添加循環(huán)前綴的技術(shù)，能有效地降低ICI(信道間干擾)和ISI(碼間干擾)。同時通過使用正交的子信道，大大提高了頻譜資源利用率。FPGA作為可編程邏輯器件，具有設(shè)計時間短、投資少、風(fēng)險小的特點，而且可以反復(fù)修改，反復(fù)編程，直到完全滿足需要，具有其他方式無可比擬的方便性和靈活性，能夠加速數(shù)字系統(tǒng)的研發(fā)速度。本文著重研究了OFDM同步技術(shù)在FPGA上的實現(xiàn)。本論文主要是在項目組工作的基礎(chǔ)上構(gòu)造雙路信號數(shù)據(jù)糾正算法流程，提出最佳采樣點與載波相位估計算法，完善中各個子模塊算法的硬件設(shè)計流程。內(nèi)容安排如下：第一章介紹OFDM(正交頻分復(fù)用)技術(shù)的發(fā)展歷史、技術(shù)原理。第二章介紹了PLD的分類、工藝和結(jié)構(gòu)特點，以及FPGA的開發(fā)環(huán)境、開發(fā)流程和Verilog語言的特點。第三章對OFDM系統(tǒng)的同步模塊進行詳細的闡述。第四章是OFDM同步算法的在FPGA上的實現(xiàn)，對各個子模塊進行仿真，給出了仿真波形圖和系統(tǒng)性能分析。最后，第五章總結(jié)了全文的工作，對OFDM技術(shù)的實現(xiàn)需要進一步完善的方面與后續(xù)工作進行了探討。
標簽： OFDM FPGA PLC 通信系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：hgy9473
用一片單片機制作電子禮物，美妙動聽的音樂與點陣顯示相結(jié)合，由兩個按鍵控制播放與暫停。
上傳時間： 2013-05-18
上傳用戶：portantal
用Verilog實現(xiàn)的以太網(wǎng)接口!!!!!!!!!!!!!!!!!!
標簽： Verilog 以太網(wǎng)接口
上傳時間： 2013-07-13
上傳用戶：LSPSL
諧波帶來的影響已經(jīng)嚴重危及到電力系統(tǒng)的安全、經(jīng)濟、穩(wěn)定運行。解決諧波污染的關(guān)鍵在于精確實時地確定諧波的成分、幅值和相位等因素。而今普通工業(yè)控制計算機已越來越不能滿足系統(tǒng)運行的高效性、高實時性、高穩(wěn)定運行性和高可靠性等要求，給諧波的測量帶來誤差，因而開發(fā)新一代基于ARM平臺和嵌入式Linux系統(tǒng)的電力諧波檢測裝置來滿足這些要求顯得很重要。 同時，友好的圖形界面也已經(jīng)成為人們普遍關(guān)注的一個熱點問題。電力諧波檢測裝置的圖形用戶系統(tǒng)更是存在著進程獨立、網(wǎng)絡(luò)通信能力、跨平臺等特殊需求。在眾多的圖形用戶界面軟件中，因QT/Embedded具有跨平臺、面向?qū)ο蟆⒛茉O(shè)計精美的人機界面等優(yōu)點，系統(tǒng)便選取QT/Embedded作為支撐平臺，并解決了QT/Embedded跨平臺移植和中文化等問題。 因頻譜泄露和柵欄效應(yīng)以及系統(tǒng)基本頻率的波動，普通的FFT算法不能準確測量諧波和間諧波成份。為了提高測量精度，本文先用頻域插值法確定系統(tǒng)的基本頻率，以及插值多項式方法重構(gòu)時域采樣信號，接下來用FFT計算整數(shù)次諧波成份，以及頻域插值方法計算間諧波成份。 系統(tǒng)選用長沙科瑞捷機電有限公司提供的基于ARM處理器的SAM7430模塊，在此基礎(chǔ)上開發(fā)諧波檢測軟件，包括數(shù)據(jù)采集、FFT分析以及界面顯示程序。經(jīng)初步調(diào)試系統(tǒng)工作穩(wěn)定可靠，具有一定的實用參考價值。
上傳時間： 2013-08-02
上傳用戶：lijinchuan
隨著電子技術(shù)的不斷發(fā)展，各種智能核儀器逐步走向自動化、智能化、數(shù)字化和便攜式的方向發(fā)展。針對傳統(tǒng)的多道脈沖幅度分析器體積大，人機交互不友好，不方便現(xiàn)場分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脈沖幅度分析器的陸續(xù)出現(xiàn)填補了這一缺點。 隨著電子技術(shù)的發(fā)展，以ARM為核的處理器技術(shù)的應(yīng)用領(lǐng)域不斷擴大，相比較單片機而言，它的主頻高、運算速度快，可以滿足多道脈沖幅度分析器的苛刻的時間上的要求。而且ARM處理器功耗小，適合于功耗要求比較苛刻的地方，這些方面的特點正好滿足了便攜式多道脈沖幅度分析器野外勘察的要求。同時，由于以ARM為核的處理器具有豐富的外設(shè)資源，這樣就簡化了外設(shè)電路及芯片的使用，降低了功耗并增強了產(chǎn)品的信賴性。另外，ARM芯片可以方便的移植操作系統(tǒng)，為多道脈沖幅度分析器多任務(wù)的管理和并行的處理，甚至硬實時功能的實現(xiàn)提供了前提。而且在ARM平臺使用嵌入式linux操作系統(tǒng)使多道脈沖幅度分析器的軟件易于升級。 智能化和小型化是多道脈沖幅度分析器的發(fā)展趨勢。智能化要求系統(tǒng)的自動化程度高、操作簡便、容錯性好。智能化除了需要控制軟件外，還需要軟件命令的執(zhí)行者即硬件控制電路來實現(xiàn)相應(yīng)的控制邏輯，兩者的結(jié)合才能真正的實現(xiàn)智能化。小型化要求系統(tǒng)的體積小、功耗小、便于攜帶；小型化除了要求采用微功耗的器件，還要求電路板的尺寸盡量的小且所用元件盡量的少，但小型化的同時必須保持系統(tǒng)的智能化，即不能減少智能化所要求的復(fù)雜的邏輯和時序的控制功能。為此采用高集成度的ARM芯片實現(xiàn)控制電路能滿意地同時滿足智能化和小型化的要求。在研制的多道脈沖幅度分析器中，幾乎所有的控制都可以用控制芯片來實現(xiàn)，如閾值設(shè)定、自動穩(wěn)譜以及多道數(shù)據(jù)采集，在節(jié)省了元件的數(shù)目和電路板的尺寸的同時仍能保持系統(tǒng)的智能化程度。 Linux內(nèi)核精簡而高效，可修改性強，支持多種體系結(jié)構(gòu)的處理器等，使得它是一個非常適合于嵌入式開發(fā)和應(yīng)用的操作系統(tǒng)。嵌入式Linux可以運行的硬件平臺十分廣泛，從x86、MIPS、POWERPC到ARM，以及其他許多硬件體系結(jié)構(gòu)。目前在世界范圍內(nèi)，ARM體系結(jié)構(gòu)的SOC逐漸占領(lǐng)32位嵌入式微處理器市場，ARM處理器及技術(shù)的應(yīng)用幾乎已經(jīng)深入到各個領(lǐng)域，例如：工業(yè)控制，無線通訊，網(wǎng)絡(luò)，消費類電子，成像等。 本課題采用三星公司生產(chǎn)的ARM(Advanced RISC Machines，先進精簡指令集機器)芯片S3C2410A設(shè)計并研制了一種便攜式的核數(shù)據(jù)采集系統(tǒng)設(shè)計方案。利用ARM芯片豐富的外設(shè)資源對傳統(tǒng)的多道脈沖幅度分析器進行改進和簡化。系統(tǒng)由前端探測器系統(tǒng)，以及由線性脈沖放大器、甄別電路、控制電路、采樣保持電路組成的前置電路，中央處理器模塊，顯示模塊，用戶交互模塊，存儲模塊，網(wǎng)絡(luò)傳輸模塊等多個模塊組成。本設(shè)計基于ARM9芯片S3C2410，并在此平臺上移植了嵌入式linux操作系統(tǒng)來進行任務(wù)的調(diào)度和處理等。 電路板核心板部分設(shè)計采用6層PCB板結(jié)構(gòu)，這樣增加了系統(tǒng)可靠性，提高了電磁兼容的穩(wěn)定性。數(shù)據(jù)采集系統(tǒng)是多道脈沖幅度分析器的核心，A/D轉(zhuǎn)換直接使用了S3C2410內(nèi)置的ADC(Analog to Digital Converter,模數(shù)轉(zhuǎn)換器)，在2.5 MHz的轉(zhuǎn)換時鐘下最大轉(zhuǎn)換速度500 KSPS(Kilo-Samples per second,千采樣點每秒)，滿足了系統(tǒng)最低轉(zhuǎn)換時間≤5 μs的要求，并且控制簡單，簡化了外部接口電路。由于SD(Secure Digital Card，安全數(shù)碼卡)卡存儲容量大、攜帶方便、成本低等優(yōu)點，所以設(shè)計中采用其作為外部的數(shù)據(jù)存儲設(shè)備,其驅(qū)動部分采用SD卡軟件包，為開發(fā)帶來了方便。本設(shè)計采用640*480的6.4寸LCD(Liquid Crystal Display，液晶顯示)屏作為人機交互的顯示部分，并且通過Qt/Embedded為系統(tǒng)提供圖形用戶界面的應(yīng)用框架和窗口系統(tǒng)。其中包括了波形顯示部分和用戶菜單設(shè)置部分，這樣方便了用戶操作。系統(tǒng)的數(shù)據(jù)存取方面是基于SQLite嵌入式小型數(shù)據(jù)庫而進行的。為了方便數(shù)據(jù)向上位機的傳輸，系統(tǒng)設(shè)計中采用XML(Extensible Markup Language，可擴展標記語言)格式來組織傳輸?shù)臄?shù)據(jù)，通過基于TCP/IP(Transmission Control Protocol/Internet Protocol)協(xié)議的Linux下Socket套接字編程，來進行與上位機或PC(Personal Computer,個人計算機或桌面機)等的連接和數(shù)據(jù)傳輸。
上傳時間： 2013-04-24
上傳用戶：tzl1975
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
