摘要: 本文介紹了L ED 顯示屏常規(guī)型驅(qū)動(dòng)電路的設(shè)計(jì)方式及其存在的缺陷, 提出了簡(jiǎn)單的L ED 顯示屏恒流驅(qū)動(dòng)方式及電路的實(shí)現(xiàn)。關(guān)鍵詞:L ED 顯示屏 動(dòng)態(tài)掃描 驅(qū)動(dòng)電路中圖分類(lèi)號(hào): TN 873+ . 93 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào): 1005- 9490(2001) 03- 0252- 051 引 言 L ED 顯示屏是80 年代后期在全球迅速發(fā)展起來(lái)的新型信息顯示媒體, 它利用發(fā)光二極管構(gòu)成的點(diǎn)陣模塊或像素單元, 組成大面積顯示屏幕, 以其可靠性高、使用壽命、環(huán)境適應(yīng)能力強(qiáng)、性能價(jià)格比高、使用成本低等特點(diǎn), 在信息顯示領(lǐng)域已經(jīng)得到了非常廣泛的應(yīng)用[ 1 ]。L ED 顯示屏主要包括發(fā)光二極管構(gòu)成的陣列、驅(qū)動(dòng)電路、控制系統(tǒng)及傳輸接口和相應(yīng)的應(yīng)用軟件等, 其中驅(qū)動(dòng)電路設(shè)計(jì)的好壞, 對(duì)L ED 顯示屏的顯示效果、制作成本及系統(tǒng)的運(yùn)行性能起著很重要的作用。所以, 設(shè)計(jì)一種既能滿(mǎn)足控制驅(qū)動(dòng)的要求, 同時(shí)使用器件少、成本低的控制驅(qū)動(dòng)電路是很有必要的。本文就常規(guī)型驅(qū)動(dòng)電路的設(shè)計(jì)作些分析并提出恒流驅(qū)動(dòng)電路的設(shè)計(jì)方式。2 L ED 顯示屏常規(guī)驅(qū)動(dòng)電路的設(shè)計(jì) L ED 顯示屏驅(qū)動(dòng)電路的設(shè)計(jì), 與所用控制系統(tǒng)相配合, 通常分為動(dòng)態(tài)掃描型驅(qū)動(dòng)及靜態(tài)鎖存型驅(qū)動(dòng)二大類(lèi)。以下就動(dòng)態(tài)掃描型驅(qū)動(dòng)電路的設(shè)計(jì)為例為進(jìn)行分析:動(dòng)態(tài)掃描型驅(qū)動(dòng)方式是指顯示屏上的4 行、8 行、16 行等n 行發(fā)光二極管共用一組列驅(qū)動(dòng)寄存器, 通過(guò)行驅(qū)動(dòng)管的分時(shí)工作, 使得每行L ED 的點(diǎn)亮?xí)r間占總時(shí)間的1ön , 只要每行的刷新速率大于50 Hz, 利用人眼的視覺(jué)暫留效應(yīng), 人們就可以看到一幅完整的文字或畫(huà)面[ 2 ]。常規(guī)型驅(qū)動(dòng)電路的設(shè)計(jì)一般是用串入并出的通用集成電路芯片如74HC595 或MC14094 等作為列數(shù)據(jù)鎖存, 以8050 等小功率N PN 三極管為列驅(qū)動(dòng), 而以達(dá)林頓三極管如T IP127 等作為行掃描管, 其電路如圖1 所示。
標(biāo)簽： LED 顯示屏 恒流驅(qū)動(dòng) 電路設(shè)計(jì)
上傳時(shí)間： 2014-02-19
上傳用戶(hù)：lingzhichao
atmega8原理與及應(yīng)用手冊(cè),ATmega8 是ATMEL公司在2002年第一季度推出的一款新型AVR高檔單片機(jī)。在AVR家族中，ATmega8是一種非常特殊的單片機(jī)，它的芯片內(nèi)部集成了較大 容量的存儲(chǔ)器和豐富強(qiáng)大的硬件接口電路，具備AVR高檔單片機(jī)MEGE系列的全部性能和特點(diǎn)。但由于采用了小引腳封裝（為DIP 28和TQFP/MLF32），所以其價(jià)格僅與低檔單片機(jī)相當(dāng)，再加上AVR單片機(jī)的系統(tǒng)內(nèi)可編程特性，使得無(wú)需購(gòu)買(mǎi)昂貴的仿真器和編程器也可進(jìn)行單片機(jī) 嵌入式系統(tǒng)的設(shè)計(jì)和開(kāi)發(fā)，同時(shí)也為單片機(jī)的初學(xué)者提供了非常方便和簡(jiǎn)捷的學(xué)習(xí)開(kāi)發(fā)環(huán)境。 ATmega8的這些特點(diǎn)，使其成為一款具有極高性能價(jià)格比的單片機(jī)，深受廣大單片機(jī)用戶(hù)的喜愛(ài)，在產(chǎn)品應(yīng)用市場(chǎng)上極具競(jìng)爭(zhēng)力，被很多家用電器廠商和儀器儀表行業(yè)看中，從而使ATmega8迅速進(jìn)入大批量的應(yīng)用領(lǐng)域。 ATmega系列單片機(jī)屬于AVR中的高檔產(chǎn)品，它承襲了AT90所具有的特點(diǎn)，并在AT90（如 AT9058515、AT9058535）的基礎(chǔ)上，增加了更多的接口功能，而且在省電性能。穩(wěn)定性、抗干擾性以及靈活性方面考慮得更加周全和完善。 ATmega8 是一款采用低功耗CMOS工藝生產(chǎn)的基于AVR RISC結(jié)構(gòu)的8位單片機(jī)。AVR單片機(jī)的核心是將32個(gè)工作寄存器和豐富的指令集聯(lián)結(jié)在一起，所有的工作寄存器都與ALU（算術(shù)邏輯單元）直接相連，實(shí) 現(xiàn)了在一個(gè)時(shí)鐘周期內(nèi)執(zhí)行的一條指令同時(shí)訪問(wèn)（讀寫(xiě)）兩個(gè)獨(dú)立寄存器的操作。這種結(jié)構(gòu)提高了代碼效率，使得大部分指令的執(zhí)行時(shí)間僅為一個(gè)時(shí)鐘周期。因此， ATmega8可以達(dá)到接近1MIPS/MHz的性能，運(yùn)行速度比普通CISC單片機(jī)高出10倍。
標(biāo)簽： atmega8 應(yīng)用手冊(cè)
上傳時(shí)間： 2013-11-08
上傳用戶(hù)：朗朗乾坤
什么是JTAG 到底什么是JTAG呢？ JTAG(Joint Test Action Group)聯(lián)合測(cè)試行動(dòng)小組)是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議（IEEE 1149.1兼容），主要用于芯片內(nèi)部測(cè)試。現(xiàn)在多數(shù)的高級(jí)器件都支持JTAG協(xié)議，如DSP、FPGA器件等。標(biāo)準(zhǔn)的JTAG接口是4線：TMS、 TCK、TDI、TDO，分別為模式選擇、時(shí)鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。 JTAG最初是用來(lái)對(duì)芯片進(jìn)行測(cè)試的，基本原理是在器件內(nèi)部定義一個(gè)TAP（Test Access Port�測(cè)試訪問(wèn)口）通過(guò)專(zhuān)用的JTAG測(cè)試工具對(duì)進(jìn)行內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試。JTAG測(cè)試允許多個(gè)器件通過(guò)JTAG接口串聯(lián)在一起，形成一個(gè)JTAG鏈，能實(shí)現(xiàn)對(duì)各個(gè)器件分別測(cè)試。現(xiàn)在，JTAG接口還常用于實(shí)現(xiàn)ISP（In-System rogrammable�在線編程），對(duì)FLASH等器件進(jìn)行編程。 JTAG編程方式是在線編程，傳統(tǒng)生產(chǎn)流程中先對(duì)芯片進(jìn)行預(yù)編程現(xiàn)再裝到板上因此而改變，簡(jiǎn)化的流程為先固定器件到電路板上，再用JTAG編程，從而大大加快工程進(jìn)度。JTAG接口可對(duì)PSD芯片內(nèi)部的所有部件進(jìn)行編程 JTAG的一些說(shuō)明 通常所說(shuō)的JTAG大致分兩類(lèi)，一類(lèi)用于測(cè)試芯片的電氣特性，檢測(cè)芯片是否有問(wèn)題；一類(lèi)用于Debug；一般支持JTAG的CPU內(nèi)都包含了這兩個(gè)模塊。 一個(gè)含有JTAG Debug接口模塊的CPU，只要時(shí)鐘正常，就可以通過(guò)JTAG接口訪問(wèn)CPU的內(nèi)部寄存器和掛在CPU總線上的設(shè)備，如FLASH，RAM，SOC（比如4510B，44Box，AT91M系列）內(nèi)置模塊的寄存器，象UART，Timers，GPIO等等的寄存器。 上面說(shuō)的只是JTAG接口所具備的能力，要使用這些功能，還需要軟件的配合，具體實(shí)現(xiàn)的功能則由具體的軟件決定。 例如下載程序到RAM功能。了解SOC的都知道，要使用外接的RAM，需要參照SOC DataSheet的寄存器說(shuō)明，設(shè)置RAM的基地址，總線寬度，訪問(wèn)速度等等。有的SOC則還需要Remap，才能正常工作。運(yùn)行Firmware時(shí)，這些設(shè)置由Firmware的初始化程序完成。但如果使用JTAG接口，相關(guān)的寄存器可能還處在上電值，甚至?xí)r錯(cuò)誤值，RAM不能正常工作，所以下載必然要失敗。要正常使用，先要想辦法設(shè)置RAM。在ADW中，可以在Console窗口通過(guò)Let 命令設(shè)置，在AXD中可以在Console窗口通過(guò)Set命令設(shè)置。
上傳時(shí)間： 2013-10-23
上傳用戶(hù)：aeiouetla
SEED-DEC2812函數(shù):一、 SEED-DEC2812 系統(tǒng)初始化函數(shù)二、 系統(tǒng)PIE 中斷矢量表控制寄存器的操作函數(shù).
標(biāo)簽： SEED-DEC 2812 函數(shù)
上傳時(shí)間： 2014-12-28
上傳用戶(hù)：qiao8960
The Virtex™-4 user access register (USR_ACCESS_VIRTEX4) is a 32-bit register thatprovides direct access to bitstream data by the FPGA fabric. It is useful for loadingPowerPC™ 405 (PPC405) processor caches and/or other data into the FPGA after the FPGAhas been configured, thus achieving partial reconfiguration. The USR_ACCESS_VIRTEX4register is programmed through the bitstream with a command that writes a series of 32-bitwords.
標(biāo)簽： USR_ACCESS PowerPC XAPP 719
上傳時(shí)間： 2013-11-13
上傳用戶(hù)：我累個(gè)乖乖
FSM 分兩大類(lèi)：米里型和摩爾型。 組成要素有輸入(包括復(fù)位)，狀態(tài)(包括當(dāng)前狀態(tài)的操作)，狀態(tài)轉(zhuǎn)移條件，狀態(tài)的輸出條件。 設(shè)計(jì)FSM 的方法和技巧多種多樣，但是總結(jié)起來(lái)有兩大類(lèi)：第一種，將狀態(tài)轉(zhuǎn)移和狀態(tài)的操作和判斷等寫(xiě)到一個(gè)模塊(process、block)中。另一種是將狀態(tài)轉(zhuǎn)移單獨(dú)寫(xiě)成一個(gè)模塊，將狀態(tài)的操作和判斷等寫(xiě)到另一個(gè)模塊中(在Verilog 代碼中，相當(dāng)于使用兩個(gè)“always” block)。其中較好的方式是后者。其原因 如下： 首先FSM 和其他設(shè)計(jì)一樣，最好使用同步時(shí)序方式設(shè)計(jì)，好處不再累述。而狀態(tài)機(jī)實(shí)現(xiàn)后，狀態(tài)轉(zhuǎn)移是用寄存器實(shí)現(xiàn)的，是同步時(shí)序部分。狀態(tài)的轉(zhuǎn)移條件的判斷是通過(guò)組合邏輯判斷實(shí)現(xiàn)的，之所以第二種比第一種編碼方式合理，就在于第二種編碼將同步時(shí)序和組合邏輯分別放到不同的程序塊(process，block) 中實(shí)現(xiàn)。這樣做的好處不僅僅是便于閱讀、理解、維護(hù)，更重要的是利于綜合器優(yōu)化代碼，利于用戶(hù)添加合適的時(shí)序約束條件，利于布局布線器實(shí)現(xiàn)設(shè)計(jì)。顯式的 FSM 描述方法可以描述任意的FSM(參考Verilog 第四版)P181 有限狀態(tài)機(jī)的說(shuō)明。兩個(gè) always 模塊。其中一個(gè)是時(shí)序模塊，一個(gè)為組合邏輯。時(shí)序模塊設(shè)計(jì)與書(shū)上完全一致，表示狀態(tài)轉(zhuǎn)移，可分為同步與異步復(fù)位。
標(biāo)簽： 狀態(tài)
上傳時(shí)間： 2013-10-23
上傳用戶(hù)：yupw24
設(shè)計(jì)工程師通常在FPGA上實(shí)現(xiàn)FIFO(先進(jìn)先出寄存器)的時(shí)候，都會(huì)使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對(duì)性變差，某些情況下會(huì)變得不方便或者將增加硬件成本。此時(shí)，需要進(jìn)行自行FIFO設(shè)計(jì)。本文提供了一種基于信元的FIFO設(shè)計(jì)方法以供設(shè)計(jì)者在適當(dāng)?shù)臅r(shí)候選用。這種方法也適合于不定長(zhǎng)包的處理。
標(biāo)簽： FPGA FIFO 信元 設(shè)計(jì)方法
上傳時(shí)間： 2014-01-13
上傳用戶(hù)：mengmeng444425
設(shè)計(jì)了一種基于FPGA純硬件方式實(shí)現(xiàn)方向?yàn)V波的指紋圖像增強(qiáng)算法。設(shè)計(jì)采用寄存器傳輸級(jí)（RTL）硬件描述語(yǔ)言（Verilog HDL），利用時(shí)分復(fù)用和流水線處理等技術(shù)，完成了方向?yàn)V波指紋圖像增強(qiáng)算法在FPGA上的實(shí)現(xiàn)。整個(gè)系統(tǒng)通過(guò)了Modelsim的仿真驗(yàn)證并在Terasic公司的DE2平臺(tái)上完成了硬件測(cè)試。設(shè)計(jì)共消耗了3716個(gè)邏輯單元，最高處理速度可達(dá)92.93MHz。以50MHz頻率工作時(shí)，可在0.5s以?xún)?nèi)完成一幅256×256指紋圖像的增強(qiáng)處理。
標(biāo)簽： FPGA 方向 指紋 圖像增強(qiáng)算法
上傳時(shí)間： 2013-10-12
上傳用戶(hù)：攏共湖塘
為了實(shí)現(xiàn)軟硬件協(xié)同設(shè)計(jì)和提高仿真速度的需求，采用SystemC語(yǔ)言的建模方法，通過(guò)對(duì)片上網(wǎng)絡(luò)體系結(jié)構(gòu)的研究，提出了一種片上網(wǎng)絡(luò)的建模方案，并對(duì)一個(gè)mesh結(jié)構(gòu)完成了SystemC的建模設(shè)計(jì)。該模型可在系統(tǒng)級(jí)和寄存器傳輸級(jí)上使用同一個(gè)測(cè)試平臺(tái)，且具有仿真速度快的特點(diǎn)，達(dá)到了設(shè)計(jì)要求。
標(biāo)簽： SystemC 片上網(wǎng)絡(luò) 建模
上傳時(shí)間： 2013-10-23
上傳用戶(hù)：ks201314
詳細(xì)介紹了DM9000A的芯片管腳功能，時(shí)序操作，寄存器設(shè)置等，是進(jìn)行網(wǎng)口通信的參考設(shè)計(jì)手冊(cè)
上傳時(shí)間： 2013-11-10
上傳用戶(hù)：a67818601
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
