讀寫器的設計是畜產(chǎn)品可溯源系統(tǒng)的硬件基礎和關鍵技術之一。采用自行設計基于CC1110芯片讀寫器的方法，該讀寫器可通過USB接口靈活組成基站式讀寫器或手持式讀寫器，大大提高畜產(chǎn)品可溯源系統(tǒng)的兼容性和可移植性。通過讀寫器的實際測試，得出下列結(jié)論：隨著數(shù)據(jù)傳輸率的減小，通訊距離和信號強度都逐漸增加；采用60 kbps數(shù)據(jù)傳輸率，MSK調(diào)制方式，540 kHz濾波帶寬時，讀寫器和電子標簽可在90 m范圍內(nèi)準確識別。
上傳時間： 2013-10-27
上傳用戶：lchjng
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 系統(tǒng)級（system）：用高級語言結(jié)構(gòu)實現(xiàn)設計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結(jié)構(gòu)實現(xiàn)設計算法的模型。 RTL級（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動和如何處理這些數(shù)據(jù)的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關級（switch-level）：描述器件中三極管和儲存節(jié)點以及它們之間連接的模型。 一個復雜電路系統(tǒng)的完整Verilog HDL模型是由若干個Verilog HDL模塊構(gòu)成的，每一個模塊又可以由若干個子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現(xiàn)存電路或激勵信號源。利用Verilog HDL語言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個模塊間的清晰層次結(jié)構(gòu)來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 Verilog HDL行為描述語言作為一種結(jié)構(gòu)化和過程性的語言，其語法結(jié)構(gòu)非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： · 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發(fā)其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。 · 提供了可帶參數(shù)且非零延續(xù)時間的任務（task）程序結(jié)構(gòu)。 · 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。 · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結(jié)構(gòu)化的語言也非常適合于門級和開關級的模型設計。因其結(jié)構(gòu)化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態(tài)模型。 Verilog HDL的構(gòu)造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經(jīng)掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數(shù)字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標簽： Verilog_HDL
上傳時間： 2014-12-04
上傳用戶：cppersonal
S3C44B0X 具有 8 路模擬信號輸入的 10 位模/數(shù)轉(zhuǎn)換器（ADC），它是一個逐次逼近型 的 ADC，內(nèi)部結(jié)構(gòu)中包括模擬輸入多路復用器，自動調(diào)零比較器，時鐘產(chǎn)生器，10 位逐次 逼近寄存器（SAR），輸出寄存器如下圖所示。這個 ADC 還提供可編程選擇的睡眠模式， 以節(jié)省功耗。
上傳時間： 2014-11-23
上傳用戶：zhangyi99104144
現(xiàn)代先進微處理器有非常高的集成度和復雜度，又有寄存器堆、Cache等嵌入式部件，而且芯片管腳數(shù)相對較少，必須要有一定的自測試設計和其它的可測試性設計來簡化測試代碼，提高故障覆蓋率。本文簡要討論NRS4000微處理器芯片的以邊界掃描測試為主體，以自測試為補充的可測試性設計框架。著重介紹芯片的邊界掃描設計和芯片中譯碼控制器PLA和微程序ＲＯＭ以及采用內(nèi)嵌RAM結(jié)構(gòu)的指令Cache和寄存器堆的內(nèi)建自測試設計。仿真結(jié)果表明，這些可測試性設計大大縮短了測試代碼的長度。
上傳時間： 2015-07-25
上傳用戶：moshushi0009
利用Atmel ATMega8 的定時器功能和PWM功能，制作頻率發(fā)生器。 有LCD顯示，并可實時調(diào)節(jié)ATMega8的各個相關的寄存器內(nèi)容。 支持紅外遙控器輸入。 ..\頻率發(fā)生器.prj ......主芯片項目文件 ..\頻率發(fā)生器.c ......主芯片主程序 ..\頻率發(fā)生器.asm ......主芯片匯編文件(自動生成) ..\頻率發(fā)生器.hex ......可供燒錄的文件 ..\頻率發(fā)生器_client.prj ......副芯片項目文件 ..\頻率發(fā)生器_client.c ......副芯片主程序 ..\頻率發(fā)生器_client.asm ......副芯片匯編文件 ..\頻率發(fā)生器_client.hex ......可供燒錄的文件 ..\Config.h ......硬件配置文件 ..\Input.c ......接受紅外遙控器輸入并在LCD中顯示 ..\LCD_Interface.c ......LCD 1602 接口文件 ..\Menu.c ......在LCD中顯示菜單和其它信息 ..\Menu.h ......菜單定義文件 ..\Readme.txt ......本說明文件
上傳時間： 2013-12-12
上傳用戶：源弋弋
基于LPC2119的CAN驅(qū)動及例子 循環(huán)發(fā)送實例程序 簡單的CAN中繼器實例，用到驗收過濾寄存器 CAN和RS232透明轉(zhuǎn)發(fā)器 基于uCOSII的CAN和RS232透明轉(zhuǎn)發(fā)器 等
上傳時間： 2013-12-23
上傳用戶：磊子226
本文詳細介紹了制作電路板的方法及步驟. 實驗板的功能 這個實驗板可以做如下實驗： 1．可以進行運算器（加、減、乘和除法）、比較器、譯碼器、編碼器、選擇器、分配器和一般組合電路的實驗 2．可以進行觸發(fā)器、寄存器、計數(shù)器和一般時序電路的實驗 3．可以進行頻率計電路、時鐘電路、計時電路、交通燈等復雜數(shù)字系統(tǒng)的實驗 4．加擴展板可以進行A/D、D/A、串行E2ROM和8031單片機等方面的實驗
上傳時間： 2015-10-02
上傳用戶：colinal
一個用于測試ABB變頻器通訊的小工具，在調(diào)試Abb變頻器RS485通訊時很有幫助。它可以讀寫所用的寄存器。
上傳時間： 2015-10-23
上傳用戶：huyiming139
x5045有四種功能：分別是上電復位、看門狗定時器、電源電壓監(jiān)控和塊鎖保護串行eeprom的功能， 該程序通過改變控制寄存器的參數(shù)可以實現(xiàn)看門狗定時器監(jiān)視電壓和設置保護rom區(qū)，每次復位后 地址計數(shù)器都是該區(qū)的首地址（個人觀點），即斷點地址。 問題：其實對該芯片的應用還是很模糊
上傳時間： 2015-11-10
上傳用戶：chens000
ARM綜合板子分時電度器計算電價，用電時數(shù)，分時用電時數(shù)，在不同寄存器中存儲。
上傳時間： 2015-12-02
上傳用戶：stella2015
<strike id="wwemk"></strike>