PCI Express是由Intel,Dell,Compaq,IBM,Microsoft等PCI SIG聯合成立的Arapahoe Work Group共同草擬并推舉成取代PCI總線標準的下一代標準。PCI Express利用串行的連接特點能輕松將數據傳輸速度提到一個很高的頻率,達到遠遠超出PCI總線的傳輸速率。一個PCI Express連接可以被配置成x1,x2,x4,x8,x12,x16和x32的數據帶寬。x1的通道能實現單向312.5 MB/s(2.5 Gb/s)的傳輸速率。Xilinx公司的Virtex5系列FPGA芯片內嵌PCI-ExpressEndpoint Block硬核,為實現單片可配置PCI-Express總線解決方案提供了可能。 本文在研究PCI-Express接口協議和PCI-Express Endpoint Block硬核的基礎上,使用Virtex5LXT50 FPGA芯片設計PCI Express接口硬件電路,實現PCI-Express數據傳輸
上傳時間: 2013-12-27
上傳用戶:wtrl
針對ARM CPU S3C2410的特點,設計開發了外圍網卡接口平臺,通過驅動程序對以太網控制芯片DM9000的控制,實現了網絡數據傳輸功能。硬件方面主要涉及以太網網絡接口的設計,軟件方面主要是設計以太網控制芯片驅動程序。該嵌入式系統網絡接入方案具有硬件接口簡單、外圍器件少、價格低廉、開發周期短等特點
上傳時間: 2013-10-17
上傳用戶:woshinimiaoye
附件是一款PCB阻抗匹配計算工具,點擊CITS25.exe直接打開使用,無需安裝。附件還帶有PCB連板的一些計算方法,連板的排法和PCB聯板的設計驗驗。 PCB設計的經驗建議: 1.一般連板長寬比率為1:1~2.5:1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設計需作特殊考量. 6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正常卡壓距離為不少於3mm,及符合實際要求下的連板經濟性. 7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>. 10.使用針孔(郵票孔)聯接:需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上傳時間: 2014-12-31
上傳用戶:sunshine1402
附件是一款PCB阻抗匹配計算工具,點擊CITS25.exe直接打開使用,無需安裝。附件還帶有PCB連板的一些計算方法,連板的排法和PCB聯板的設計驗驗。 PCB設計的經驗建議: 1.一般連板長寬比率為1:1~2.5:1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設計需作特殊考量. 6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正常卡壓距離為不少於3mm,及符合實際要求下的連板經濟性. 7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>. 10.使用針孔(郵票孔)聯接:需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上傳時間: 2013-10-15
上傳用戶:3294322651
常見USB接口已被封裝成庫,dxp 2004能夠直接打開,有需要的自己下。
上傳時間: 2013-11-03
上傳用戶:電子世界
總線接口的詳細介紹,可在可編程邏輯電路上實現
上傳時間: 2013-12-15
上傳用戶:13681659100
FPGA 設計人員在滿足關鍵時序余量的同時力爭實現更高性能,在這種情況下,存儲器接口的設計是一個一向構成艱難而耗時的挑戰。Xilinx FPGA 提供 I/O 模塊和邏輯資源,從而使接口設計變得更簡單、更可
上傳時間: 2013-11-06
上傳用戶:372825274
為滿足對彈載雷達回波信號、圖像及遙測數據的高速、高容量、遠距離、低功耗、高可靠性等特點的要求。地面測試臺采用LVDS接口,運用FPGA對雷達獲取信號數據進行處理與存儲,通過USB接口將數據上傳到計算機實現數據分析與實驗。實驗結果表明,該方案的傳輸速率600 MBps,很好的滿足了對雷達獲取信號的數據發送和接收的速度要求。
上傳時間: 2013-11-10
上傳用戶:小碼農lz
白皮書:采用低成本FPGA實現高效的低功耗PCIe接口 了解一個基于DDR3存儲器控制器的真實PCI Express® (PCIe®) Gen1x4參考設計演示高效的Cyclone V FPGA怎樣降低系統總成本,同時實現性能和功耗目標。點擊馬上下載!
上傳時間: 2013-10-18
上傳用戶:康郎
使用功能強大的FPGA來實現一種DDR2 SDRAM存儲器的用戶接口。該用戶接口是基于XILINX公司出產的DDR2 SDRAM的存儲控制器,由于該公司出產的這種存儲控制器具有很高的效率,使用也很廣泛,可知本設計具有很大的使用前景。本設計通過采用多路高速率數據讀寫操作仿真驗證,可知其完全可以滿足時序要求,由綜合結果可知其使用邏輯資源很少,運行速率很高,基本可以滿足所有設計需要。
上傳時間: 2013-10-14
上傳用戶:zxh122