亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

網(wǎng)口電路

  • FPGA與ARM EPI通信,控制16路步進(jìn)電機(jī)和12路DC馬達(dá) VHDL編寫(xiě)的

    FPGA與ARM EPI通信,控制16路步進(jìn)電機(jī)和12路DC馬達(dá) VHDL編寫(xiě)的,,,,,

    標(biāo)簽: FPGA VHDL ARM EPI

    上傳時(shí)間: 2013-10-21

    上傳用戶:zhyfjj

  • 基于FPGA的無(wú)人機(jī)多路視頻監(jiān)控系統(tǒng)設(shè)計(jì)

    為了能實(shí)時(shí)監(jiān)控?zé)o人機(jī)的狀態(tài)和提高無(wú)人機(jī)的安全可靠性,本設(shè)計(jì)利用FPGA高速率、豐富的片上資源和靈活的設(shè)計(jì)接口,設(shè)計(jì)了一套無(wú)人機(jī)多路監(jiān)控系統(tǒng)。該監(jiān)控系統(tǒng)具備了將處于無(wú)人機(jī)不同位置的攝像機(jī)所采集的視頻信息,傳送給地面站控制設(shè)備,并在同一臺(tái)顯示器上實(shí)現(xiàn)同步顯示的功能。仿真結(jié)果表明,該系統(tǒng)可以很好的保證監(jiān)控視頻的實(shí)時(shí)性、和高清度,確保無(wú)人機(jī)完成偵查任務(wù)。

    標(biāo)簽: FPGA 無(wú)人機(jī) 多路 視頻監(jiān)控

    上傳時(shí)間: 2013-10-22

    上傳用戶:cxl274287265

  • 基于Quartus II免費(fèi)IP核的雙端口RAM設(shè)計(jì)實(shí)例

      QuartusII中利用免費(fèi)IP核的設(shè)計(jì)   作者:雷達(dá)室   以設(shè)計(jì)雙端口RAM為例說(shuō)明。   Step1:打開(kāi)QuartusII,選擇File—New Project Wizard,創(chuàng)建新工程,出現(xiàn)圖示對(duì)話框,點(diǎn)擊Next;

    標(biāo)簽: Quartus RAM IP核 雙端口

    上傳時(shí)間: 2014-12-28

    上傳用戶:fghygef

  • 基于FPGA的多路視頻合成系統(tǒng)的設(shè)計(jì)

      摘 要:研究一種基于FPGA的多路視頻合成系統(tǒng)。系統(tǒng)接收16路ITU656格式的視頻數(shù)據(jù),按照畫(huà)面分割的要求對(duì)視頻數(shù)據(jù)流進(jìn)行有效抽取和幀合成處理,經(jīng)過(guò)視頻編碼芯片轉(zhuǎn)換成模擬信號(hào)輸出到顯示器,以全屏或多窗口模式顯示多路視頻畫(huà)面。系統(tǒng)利用FPGA的高速并行處理能力的優(yōu)勢(shì),應(yīng)用靈活的的多路視頻信號(hào)的合成技術(shù)和數(shù)字圖像處理算法,實(shí)現(xiàn)實(shí)時(shí)處理多路視頻數(shù)據(jù)。

    標(biāo)簽: FPGA 多路 視頻合成

    上傳時(shí)間: 2014-12-05

    上傳用戶:jiangfire

  • 基于FPGA的多功能多路舵機(jī)控制器的實(shí)現(xiàn)

    伺服舵機(jī)作為基本的輸出執(zhí)行機(jī)構(gòu)廣泛應(yīng)用于 遙控航模以及人形機(jī)器人的控制中。舵機(jī)是一種位 置伺服的驅(qū)動(dòng)器,其控制信號(hào)是PWM信號(hào).,利 用占空比的變化改變舵機(jī)的位置,也可使用FPGA、 模擬電路、單片機(jī)來(lái)產(chǎn)生舵機(jī)的控制信號(hào)舊。應(yīng) 用模擬電路產(chǎn)生PWM信號(hào),應(yīng)用的元器件較多, 會(huì)增加電路的復(fù)雜程度;若用單片機(jī)產(chǎn)生PWM信 號(hào),當(dāng)信號(hào)路數(shù)較少時(shí)單片機(jī)能滿足要求,但當(dāng) PWM信號(hào)多于4路時(shí),由于單片機(jī)指令是順序執(zhí) 行的,會(huì)產(chǎn)生較大的延遲,從而使PWM信號(hào)波形 不穩(wěn),導(dǎo)致舵機(jī)發(fā)生顫振。

    標(biāo)簽: FPGA 多功能 多路 舵機(jī)

    上傳時(shí)間: 2014-12-28

    上傳用戶:ainimao

  • 七天玩轉(zhuǎn)Altera:學(xué)習(xí)FPGA必經(jīng)之路

             七天玩轉(zhuǎn)Altera:學(xué)習(xí)FPGA必經(jīng)之路包括基礎(chǔ)篇、時(shí)序篇和驗(yàn)證篇三個(gè)部分。

    標(biāo)簽: Altera FPGA

    上傳時(shí)間: 2013-10-11

    上傳用戶:woshinimiaoye

  • FPGA在信息處理機(jī)中的應(yīng)用

    信息處理機(jī)(圖1)用于完成導(dǎo)彈上多路遙測(cè)信息的采集、處理、組包發(fā)送。主要功能包括高速1553B總線的數(shù)據(jù)收發(fā)、422接口設(shè)備的數(shù)據(jù)加載與檢測(cè)、多路數(shù)據(jù)融合和數(shù)據(jù)接收、處理、組包發(fā)送的功能。其中,總線數(shù)據(jù)和其他422接口送來(lái)的數(shù)據(jù)同時(shí)進(jìn)行并行處理;各路輸入信息按預(yù)定格式進(jìn)行融合與輸出;數(shù)據(jù)輸出速率以高速同步422口的幀同步脈沖為源,如果高速同步422口異常不影響總線數(shù)據(jù)和其它422口的數(shù)據(jù)融合與輸出功能。在CPU發(fā)生異?;蚩偩€數(shù)據(jù)異常時(shí)不影響其它422口數(shù)據(jù)的融合與輸出功能;能夠?qū)目偩€上接收的數(shù)據(jù)進(jìn)行二次篩選、組包,并發(fā)送往總線,供其它設(shè)備接收。

    標(biāo)簽: FPGA 信息處理 中的應(yīng)用

    上傳時(shí)間: 2013-11-22

    上傳用戶:suicone

  • 基于Actel FPGA的雙端口RAM設(shè)計(jì)

    基于Actel FPGA 的雙端口RAM 設(shè)計(jì)雙端口RAM 芯片主要應(yīng)用于高速率、高可靠性、對(duì)實(shí)時(shí)性要求高的場(chǎng)合,如實(shí)現(xiàn)DSP與PCI 總線芯片之間的數(shù)據(jù)交換接口電路等。但普通雙端口RAM 最大的缺點(diǎn)是在兩個(gè)CPU發(fā)生競(jìng)爭(zhēng)時(shí),有一方CPU 必須等待,因而降低了訪問(wèn)效率。IDT 公司推出的專用雙端口RAM 芯片解決了普通雙端口RAM 內(nèi)部競(jìng)爭(zhēng)問(wèn)題,并融合了中斷、旗語(yǔ)、主從功能。它具有存取速度快、功耗低、可完全異步操作、接口電路簡(jiǎn)單等優(yōu)點(diǎn),但缺點(diǎn)也非常明顯,那就是價(jià)格太昂貴。為解決IDT 專用雙端口RAM 芯片的價(jià)格過(guò)高問(wèn)題,廣州致遠(yuǎn)電子有限公司推出了一種全新的基于Actel FPGA 的雙端口RAM 的解決方案。該方案采用Actel FPGA 實(shí)現(xiàn),不僅具有IDT 專用雙端口RAM 芯片的所有性能特點(diǎn),更是在價(jià)格上得到了很大改善,以A3P060雙端口RAM 為例,在相同容量(2K 字節(jié))下,其價(jià)格僅為IDT 專用芯片的六分之一。

    標(biāo)簽: Actel FPGA RAM 雙端口

    上傳時(shí)間: 2013-10-22

    上傳用戶:blacklee

  • 采用FPGA的多路高壓IGBT驅(qū)動(dòng)觸發(fā)器研制

    為有效控制固態(tài)功率調(diào)制設(shè)備,提高系統(tǒng)的可調(diào)性和穩(wěn)定性,介紹了一種基于現(xiàn)場(chǎng)可編程門(mén)陣列( FPGA)和微控制器(MCU) 的多路高壓IGBT 驅(qū)動(dòng)觸發(fā)器的設(shè)計(jì)方法和實(shí)現(xiàn)電路。該觸發(fā)器可選擇內(nèi)或外觸發(fā)信號(hào),可遙控或本控,能產(chǎn)生多路頻率、寬度和延時(shí)獨(dú)立可調(diào)的脈沖信號(hào),信號(hào)的輸入輸出和傳輸都使用光纖。將該觸發(fā)器用于高壓IGBT(3300 V/ 800 A) 感應(yīng)疊加脈沖發(fā)生器中進(jìn)行實(shí)驗(yàn)測(cè)試,給出了實(shí)驗(yàn)波形。結(jié)果表明,該多路高壓IGBT驅(qū)動(dòng)觸發(fā)器輸出脈沖信號(hào)達(dá)到了較高的調(diào)整精度,頻寬’脈寬及延時(shí)可分別以步進(jìn)1 Hz、0. 1μs、0. 1μs 進(jìn)行調(diào)整,滿足了脈沖發(fā)生器的要求,提高了脈沖功率調(diào)制系統(tǒng)的性能。

    標(biāo)簽: FPGA IGBT 多路 驅(qū)動(dòng)

    上傳時(shí)間: 2013-10-22

    上傳用戶:zhulei420

  • 基于FPGA的多路高速串并轉(zhuǎn)換器設(shè)計(jì)

    高速串并轉(zhuǎn)換器的設(shè)計(jì)是FPGA 設(shè)計(jì)的一個(gè)重要方面,傳統(tǒng)設(shè)計(jì)方法由于采用FPGA 的內(nèi)部邏輯資源來(lái)實(shí)現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗(yàn)證平臺(tái)中多路高速串并轉(zhuǎn)換器的設(shè)計(jì)為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計(jì)方法和16 路1 :8 串并轉(zhuǎn)換器的實(shí)現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計(jì)的多路串并轉(zhuǎn)換器可以實(shí)現(xiàn)800 Mbit/ s 輸入信號(hào)的串并轉(zhuǎn)換,并且減少了設(shè)計(jì)復(fù)雜度,縮短了開(kāi)發(fā)周期,能滿足設(shè)計(jì)要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場(chǎng)可編程邏輯陣列;Xilinx ; ISERDES

    標(biāo)簽: FPGA 多路 串并轉(zhuǎn)換

    上傳時(shí)間: 2013-11-03

    上傳用戶:王小奇

主站蜘蛛池模板: 五大连池市| 静海县| 通化县| 龙井市| 合川市| 姚安县| 阜阳市| 赣榆县| 柳河县| 隆林| 平谷区| 白山市| 湄潭县| 西充县| 教育| 凤翔县| 扬州市| 彝良县| 青州市| 安康市| 高邑县| 汉源县| 北流市| 乾安县| 偃师市| 淳化县| 缙云县| 桓台县| 五指山市| 鹤峰县| 马尔康县| 玉田县| 芮城县| 房山区| 崇礼县| 巴中市| 鄢陵县| 临朐县| 静宁县| 海南省| 武功县|