亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

網(wǎng)口電路

  • WCDMA下行鏈路同步的研究和FPGA實(shí)現(xiàn).rar

    同步技術(shù)在許多通訊系統(tǒng)中都是至關(guān)重要的,而WCDMA作為第三代移動(dòng)通信的標(biāo)準(zhǔn)之一,對(duì)其同步算法進(jìn)行研究是非常必要的。FPGA在許多硬件實(shí)現(xiàn)中充當(dāng)了很重要的角色,所以研究如何在FPGA上實(shí)現(xiàn)同步算法是非常具有實(shí)際意義的。 本文討論了三步小區(qū)搜索的算法,仿真了其性能,并且對(duì)如何進(jìn)行算法的FPGA移植展開(kāi)了深入的討論。 本文對(duì)三步小區(qū)搜索的算法按照算法計(jì)算量和運(yùn)算速度的標(biāo)準(zhǔn)分別進(jìn)行了比較和討論,并以節(jié)省資源和運(yùn)行穩(wěn)定為前提進(jìn)行了FPGA移植。最終在主同步中提出了改進(jìn)型的PSC匹配濾波器算法,在FPGA上提出了采用指針型雙口RAM的實(shí)現(xiàn)方式;在輔同步中提出了改進(jìn)型PFHT算法并采用查表遍歷算法判決,在FPGA上提出了用綜合型邏輯方式來(lái)實(shí)現(xiàn);在導(dǎo)頻同步中采用了移位寄存器式擾碼生成算法,并引入了計(jì)分制判決算法。 與以往的WCDMA同步的FPGA實(shí)現(xiàn)相比,本文提出的實(shí)現(xiàn)方案巧妙地利用了FPGA的并行運(yùn)算結(jié)構(gòu),在XILINX的V4芯片上只用了500個(gè)slice就完成了整個(gè)小區(qū)搜索,最大限度地節(jié)省了資源,為小區(qū)搜索在FPGA中的模塊小型化提供了途徑。

    標(biāo)簽: WCDMA FPGA 下行鏈路

    上傳時(shí)間: 2013-08-05

    上傳用戶(hù):leileiq

  • FPGA可配置端口電路的設(shè)計(jì).rar

    可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐,它有諸多功能:芯片與芯片在數(shù)據(jù)上的傳遞(包括對(duì)輸入信號(hào)的采集和輸出信號(hào)輸出),電壓之間的轉(zhuǎn)換,對(duì)外圍芯片的驅(qū)動(dòng),完成對(duì)芯片的測(cè)試功能以及對(duì)芯片電路保護(hù)等。 本文采用了自頂向下和自下向上的設(shè)計(jì)方法,依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理,運(yùn)用Cadence的設(shè)計(jì)軟件,結(jié)合華潤(rùn)上華0.5μm的工藝庫(kù),設(shè)計(jì)了一款性能、時(shí)序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個(gè)方面的內(nèi)容: 1.基于端口電路信號(hào)寄存器的采集和輸出方式,本論文設(shè)計(jì)的端口電路可以通過(guò)配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7],并完成了Verilog XL和Hspiee的功能和時(shí)序仿真,且建立時(shí)間小于5ns和保持時(shí)間在0ns左右。和xilinx4006e[8]相比較滿(mǎn)足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對(duì)16種狀態(tài)機(jī)轉(zhuǎn)換的控制,對(duì)16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級(jí)描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對(duì)觸發(fā)器級(jí)聯(lián)的構(gòu)架這一特點(diǎn),設(shè)計(jì)了一款邊界掃描電路,并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。達(dá)到對(duì)芯片電路測(cè)試設(shè)計(jì)的要求。 4.對(duì)于端口電路來(lái)講,有時(shí)需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能,為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來(lái)實(shí)現(xiàn)以上的功能,并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。滿(mǎn)足設(shè)計(jì)要求。 5.對(duì)于0.5μm的工藝而言,輸入端口的電壓通常是3.3V和5V,為此根據(jù)設(shè)置不同的上、下MOS管尺寸來(lái)調(diào)整電路的中點(diǎn)電壓,將端口電路設(shè)計(jì)成3.3V和5V兼容的電路,通過(guò)仿真性能上已完全達(dá)到這一要求。此外,在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路,這個(gè)電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時(shí)不影響電路正常工作的范圍內(nèi),具有三態(tài)控制和驅(qū)動(dòng)大負(fù)載的功能。通過(guò)對(duì)管子尺寸的大小設(shè)置和驅(qū)動(dòng)大小的仿真表明:在實(shí)現(xiàn)TTL高電平輸出時(shí),最大的驅(qū)動(dòng)電流達(dá)到170mA,而對(duì)應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動(dòng)電流為140mA[8];同樣,在實(shí)現(xiàn)CMOS高電平最大驅(qū)動(dòng)電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動(dòng)電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比,在延時(shí)和面積以及功耗略大的情況下,本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過(guò)添加譯碼器將配置端口的數(shù)目減少的新的功能,且驅(qū)動(dòng)能力更加強(qiáng)大。

    標(biāo)簽: FPGA 可配置 端口

    上傳時(shí)間: 2013-07-20

    上傳用戶(hù):頂?shù)弥?/p>

  • 基于FPGA的多路脈沖時(shí)序控制電路設(shè)計(jì)與實(shí)現(xiàn).rar

    在團(tuán)簇與激光相互作用的研究中和在團(tuán)簇與加速器離子束的碰撞研究中,需要對(duì)加速器束流或者激光束進(jìn)行脈沖化與時(shí)序同步,同時(shí)用于測(cè)量作用產(chǎn)物的探測(cè)系統(tǒng)如飛行時(shí)間譜儀(TOF)等要求各加速電場(chǎng)的控制具有一定的時(shí)序匹配。在整個(gè)實(shí)驗(yàn)中,需要用到符合要求的多路脈沖時(shí)序信號(hào)控制器,而且要求各脈沖序列的周期、占空比、重復(fù)頻率等方便可調(diào)。為此,本論文基于FPGA設(shè)計(jì)完成了一款多路脈沖時(shí)序控制電路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8,設(shè)計(jì)出了一款可以同時(shí)輸出8路脈沖序列、各脈沖序列之間具有可調(diào)高精度延遲、可調(diào)脈沖寬度及占空比等。論文討論了FPGA芯片結(jié)構(gòu)及開(kāi)發(fā)流程,著重討論了較高頻率脈沖電路的可編程實(shí)現(xiàn)方法,以及如何利用VHDL語(yǔ)言實(shí)現(xiàn)硬件電路軟件化設(shè)計(jì)的技巧與方法,給出了整個(gè)系統(tǒng)設(shè)計(jì)的原理與實(shí)現(xiàn)。討論了高精密電源的PWM技術(shù)原理及實(shí)現(xiàn),并由此設(shè)計(jì)了FPGA所需電源系統(tǒng)。給出了配置電路設(shè)計(jì)、數(shù)據(jù)通信及接口電路的實(shí)現(xiàn)。開(kāi)發(fā)了上層控制軟件來(lái)控制各路脈沖時(shí)序及屬性。 該電路工作頻率200MHz,輸出脈沖最小寬度可達(dá)到10ns,最大寬度可達(dá)到us甚至ms量級(jí)。可以同時(shí)提供l路同步脈沖和7路脈沖,并且7路脈沖相對(duì)于同步脈沖的延遲時(shí)間可調(diào),調(diào)節(jié)步長(zhǎng)為5ns。

    標(biāo)簽: FPGA 多路 脈沖

    上傳時(shí)間: 2013-06-15

    上傳用戶(hù):ZJX5201314

  • 串口調(diào)試助手用戶(hù)手冊(cè)

    TKS_COM串口調(diào)試助手在具備一般串口調(diào)試助手功能的同時(shí)增加了對(duì)多串口的實(shí)時(shí)監(jiān)控、橋接、多播和數(shù)據(jù)過(guò)濾等功能。

    標(biāo)簽: 串口 調(diào)試助手 用戶(hù)手冊(cè)

    上傳時(shí)間: 2013-04-24

    上傳用戶(hù):dct灬fdc

  • 基于LabVIEW與單片機(jī)串口的信號(hào)處理的研究

    基于LabVIEW與單片機(jī)串口的信號(hào)處理的研究:介紹了一種利用單片機(jī)采集數(shù)據(jù),LabVIEW作為開(kāi)發(fā)平臺(tái),二者之間通過(guò)串口實(shí)現(xiàn)數(shù)據(jù)通信的數(shù)據(jù)采集系統(tǒng),利用LabVIEW的圖形環(huán)境進(jìn)行頻譜分析。通

    標(biāo)簽: LabVIEW 單片機(jī)串口 信號(hào)處理

    上傳時(shí)間: 2013-06-24

    上傳用戶(hù):xjz632

  • 基于labview的單片機(jī)串口溫度采集系統(tǒng)設(shè)計(jì).rar

    系統(tǒng)利用DSl8B20數(shù)字溫度傳感器和STC公司的STC89C52單片機(jī)設(shè)計(jì)成智能溫度采集模塊,采集環(huán)境溫度,將測(cè)得數(shù)據(jù)經(jīng)串口傳送給計(jì)算機(jī)。創(chuàng)新之處是采用虛擬儀器技術(shù),利用LabVlEW軟件編寫(xiě)相應(yīng)上位機(jī)軟件,控制采集模塊進(jìn)行溫度采集,串口的數(shù)據(jù)傳輸,然后對(duì)數(shù)據(jù)處理和顯示。

    標(biāo)簽: labview 單片機(jī)串口 溫度采集

    上傳時(shí)間: 2013-04-24

    上傳用戶(hù):kristycreasy

  • 基于FPGA DSP架構(gòu)的高速通信接口設(shè)計(jì)與實(shí)現(xiàn)

    本文采用 altera 公司cyclone 系列芯片ep1c12 實(shí)現(xiàn)了與ts101/ts201 兩種芯片的鏈路口的雙工通信,并給出了具體的設(shè)計(jì)實(shí)現(xiàn)方法。其中ts101 的設(shè)計(jì)已經(jīng)成功應(yīng)用于某

    標(biāo)簽: FPGA DSP 架構(gòu) 接口設(shè)計(jì)

    上傳時(shí)間: 2013-06-15

    上傳用戶(hù):hmy2st

  • 帶CRC串口調(diào)試助手

    帶CRC串口調(diào)試助手,應(yīng)用于各種數(shù)據(jù)通訊檢測(cè)與調(diào)試

    標(biāo)簽: CRC 串口 調(diào)試助手

    上傳時(shí)間: 2013-04-24

    上傳用戶(hù):gaoxiaonea

  • 耦合、隔直和旁路電容的選擇

    耦合、隔直和旁路電容的選擇。。對(duì)電源方面會(huì)有一定的幫助。。

    標(biāo)簽: 耦合 旁路電容

    上傳時(shí)間: 2013-06-03

    上傳用戶(hù):cc111

  • 基于ARM的DeviceNet從站開(kāi)發(fā)

    DeviceNet現(xiàn)場(chǎng)總線標(biāo)準(zhǔn)作為工業(yè)現(xiàn)場(chǎng)總線的國(guó)際標(biāo)準(zhǔn),其開(kāi)放性和先進(jìn)性得到了廣泛關(guān)注和充分肯定。開(kāi)發(fā)符合DeviceNet現(xiàn)場(chǎng)標(biāo)準(zhǔn)的自動(dòng)化產(chǎn)品意義重大,也是必要的。 文中從現(xiàn)場(chǎng)通用的老式串口(RS232和RS485)與新興DeviceNet網(wǎng)絡(luò)的兼容問(wèn)題以及模擬量,數(shù)字量和多種總線等多功能的一體化問(wèn)題為出發(fā)點(diǎn),以Atmel的32位ARM7高速處理器為開(kāi)發(fā)平臺(tái),充分發(fā)揮其處理高速和功能多樣的優(yōu)勢(shì),同時(shí)結(jié)合DeviceNet現(xiàn)場(chǎng)總線高效和診斷的優(yōu)點(diǎn),開(kāi)發(fā)了一個(gè)帶8路數(shù)字量輸入,8數(shù)字量輸出,4路模擬量輸入以及RS232為底層自定義協(xié)議串口,RS485為底層的在線可配置Modbus協(xié)議的DevciceNet一體化通訊網(wǎng)關(guān)。 最后文中還利用雙口RAM的協(xié)同處理能力,構(gòu)成雙CPU處理能力的結(jié)構(gòu),將avr162的8位處理器處理PROFIBUS總線數(shù)據(jù),而將32位的ARM7處理器處理DeviceNet總線數(shù)據(jù)。文中特別從系統(tǒng)硬件開(kāi)發(fā)和軟件開(kāi)發(fā)兩方面加以闡述,并結(jié)合OMRON PLC主站測(cè)試系統(tǒng),最終成功給于測(cè)試。 為了便于讀者理解和文章的完整性,本文首先對(duì)DeviceNet現(xiàn)場(chǎng)總線標(biāo)準(zhǔn)做了簡(jiǎn)單介紹;后根據(jù)DeviceNet標(biāo)準(zhǔn)對(duì)所需求的產(chǎn)品的進(jìn)行總體設(shè)計(jì),以及相應(yīng)的DeviceNet網(wǎng)關(guān)的硬件和軟件的設(shè)計(jì)和開(kāi)發(fā)。最后,搭建了DeviceNet-Modbus測(cè)試系統(tǒng)和DeviceNet-PROFIBUS DP兩套測(cè)試系統(tǒng)對(duì)所開(kāi)發(fā)產(chǎn)品進(jìn)行的了功能測(cè)試。本課題按照預(yù)期設(shè)計(jì)思想完成了DeviceNet多功能網(wǎng)關(guān)的軟硬件的開(kāi)發(fā),并將系統(tǒng)程序下載到處理器中,在測(cè)試平臺(tái)下能夠長(zhǎng)時(shí)間的正常運(yùn)行,達(dá)到了期望效果。

    標(biāo)簽: DeviceNet ARM

    上傳時(shí)間: 2013-04-24

    上傳用戶(hù):huangzchytems

主站蜘蛛池模板: 万全县| 喀什市| 河南省| 平阳县| 泰和县| 勃利县| 牟定县| 新乡县| 拜城县| 庆安县| 睢宁县| 威远县| 万源市| 凉山| 玉林市| 彭水| 普陀区| 平遥县| 昌平区| 永胜县| 丹巴县| 嘉荫县| 乡宁县| 冀州市| 灵川县| 洪雅县| 依安县| 聂拉木县| 锦州市| 思茅市| 逊克县| 桂林市| 武川县| 上虞市| 六枝特区| 遵化市| 芜湖县| 福安市| 亚东县| 沽源县| 宿松县|