<rt id="8644e"></rt>
在數(shù)字濾波器中，F(xiàn)IR濾波器是一種結(jié)構(gòu)簡單且總是穩(wěn)定的濾波器，同時(shí)也只有FIR濾波器擁有線性相位的特性。傳統(tǒng)的直接型濾波器運(yùn)算速度過慢，而改進(jìn)型的DA結(jié)構(gòu)的濾波器需要過高的芯片面積消耗大量的邏輯資源很難達(dá)到運(yùn)算速度以及邏輯資源節(jié)約的整體優(yōu)化。本文提出了一種基于RAG算法的FIR濾波器，與傳統(tǒng)的基于DA算法的濾波器結(jié)構(gòu)的濾波器相比，RAG算法簡化了FIR濾波器乘法模塊的結(jié)構(gòu)，減少了邏輯資源的消耗和硬件實(shí)現(xiàn)面積，提高了計(jì)算速度。本文設(shè)計(jì)的16階FIR濾波器用VerilogHDL進(jìn)行描述，并綜合到Altera公司的CycloneⅡ系列FPGA中。仿真實(shí)驗(yàn)表明基于RAG算法的FIR濾波器達(dá)到了邏輯資源的節(jié)約和運(yùn)算速度的提高的整體優(yōu)化效果。
標(biāo)簽： FPGA FIR 濾波器 優(yōu)化算法
上傳時(shí)間： 2014-12-28
上傳用戶：feilinhan
算法設(shè)計(jì)到硬件邏輯的實(shí)現(xiàn) - 實(shí)驗(yàn)練習(xí)與Verilog語法手冊
標(biāo)簽： Verilog 算法設(shè)計(jì) 硬件 實(shí)驗(yàn)
上傳時(shí)間： 2014-01-27
上傳用戶：dddddd55
同步技術(shù)是跳頻系統(tǒng)的核心。本文針對FPGA的跳頻系統(tǒng)，設(shè)計(jì)了一種基于獨(dú)立信道法，同步字頭法和精準(zhǔn)時(shí)鐘相結(jié)合的快速同步方法，同時(shí)設(shè)計(jì)了基于雙圖案的改進(jìn)型獨(dú)立信道法，同步算法協(xié)議，協(xié)議幀格式等。該設(shè)計(jì)使用VHDL硬件語言實(shí)現(xiàn)，采用Altera公司的EP3C16E144C8作為核心芯片，并在此硬件平臺上進(jìn)行了功能驗(yàn)證。實(shí)際測試表明，該快速同步算法建立時(shí)間短、同步穩(wěn)定可靠。
標(biāo)簽： FPGA 跳頻系統(tǒng) 同步算法
上傳時(shí)間： 2013-10-21
上傳用戶：JIMMYCB001
基于FFT算法的FPGA實(shí)現(xiàn)報(bào)告
上傳時(shí)間： 2014-01-22
上傳用戶：363186
基于FPGA的FFT算法實(shí)現(xiàn)
上傳時(shí)間： 2014-12-28
上傳用戶：chongchongsunnan
基于FPGA的FIR數(shù)字濾波器算法實(shí)現(xiàn)
標(biāo)簽： FPGA FIR 數(shù)字濾波器 算法
上傳時(shí)間： 2013-11-12
上傳用戶：xz85592677
針對城市道路交叉口的常發(fā)性交通擁堵現(xiàn)象，依據(jù)RFID檢測系統(tǒng)的特點(diǎn)，提出了一種基于物聯(lián)網(wǎng)前端信息采集技術(shù)的交通流檢測方法。并且對城市道路交叉口采集到的交通流量相對增量、車輛的時(shí)間占有率相對增量以及地點(diǎn)平均車速等信息進(jìn)行了對比性分析和統(tǒng)計(jì)推導(dǎo)，從理論上論證了交通擁擠產(chǎn)生時(shí)的交通流特點(diǎn)，然后以此為基礎(chǔ)給出了交通擁擠事件出現(xiàn)時(shí)的判別準(zhǔn)則，構(gòu)造出相應(yīng)的擁擠檢測指標(biāo)及判別算法。最后利用Matlab編程再結(jié)合實(shí)際交通測量數(shù)據(jù)驗(yàn)證了算法的正確性。
標(biāo)簽： 物聯(lián)網(wǎng) 智能交通 判別 法的研究
上傳時(shí)間： 2014-12-28
上傳用戶：GavinNeko
基于解決Xmodem協(xié)議中CRC校驗(yàn)的目的，以經(jīng)典的LFSR硬件電路為基礎(chǔ)，采用了按字節(jié)并行運(yùn)算CRC校驗(yàn)碼，以及多字節(jié)CRC算法的方法。在Quartus II環(huán)境下，通過以VHDL語言仿真試驗(yàn)，得出Xmodem協(xié)議中CRC校驗(yàn)，以多字節(jié)循環(huán)并行CRC算法能夠滿足高速實(shí)時(shí)性要求的結(jié)論。
標(biāo)簽： Xmodem FPAG CRC 協(xié)議
上傳時(shí)間： 2013-11-18
上傳用戶：lty6899826
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點(diǎn)DSP算法實(shí)現(xiàn)方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上傳時(shí)間： 2013-11-07
上傳用戶：defghi010
提出一種利用FPGA實(shí)現(xiàn)相關(guān)干涉儀測向算法的方法，給出了測向系統(tǒng)的結(jié)構(gòu)和組成框圖，并詳細(xì)介紹了FPGA內(nèi)部模塊的劃分及設(shè)計(jì)流程，最后結(jié)合實(shí)際設(shè)計(jì)出一種實(shí)現(xiàn)方案，并討論了該方案在寬帶測向中較原有實(shí)現(xiàn)方式的優(yōu)勢。為了使算法更適于FPGA實(shí)現(xiàn)，提出了一種新的相位樣本選取方法，并仿真驗(yàn)證了該方法與傳統(tǒng)方法的等效性。
上傳時(shí)間： 2013-11-11
上傳用戶：1142895891
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<li id="4awog"></li>