基于FPGA的神經(jīng)網(wǎng)絡(luò)硬件實(shí)現(xiàn)中的關(guān)鍵問(wèn)題研究,適合用fpga研究神經(jīng)網(wǎng)絡(luò)的工程人員參考
標(biāo)簽: FPGA 神經(jīng)網(wǎng)絡(luò) 硬件實(shí)現(xiàn)
上傳時(shí)間: 2013-08-07
上傳用戶:13215175592
一個(gè)用cpld實(shí)現(xiàn)的數(shù)控系統(tǒng)硬件直線插補(bǔ)器的簡(jiǎn)單方案
標(biāo)簽: cpld 數(shù)控系統(tǒng) 硬件 直線
上傳用戶:klin3139
本系統(tǒng)由服務(wù)器軟件控制平臺(tái)和fpga硬件處理系統(tǒng)組成,其中fpga硬件處理系統(tǒng)是整個(gè)系統(tǒng)的核心部分。系統(tǒng)管理員通過(guò)服務(wù)器的軟件控制平臺(tái)可以對(duì)fpga硬件處理系統(tǒng)進(jìn)行即時(shí)的配置,fpga硬件處理系統(tǒng)按照系統(tǒng)管理員的配置進(jìn)行工作,并會(huì)在檢測(cè)到異常情況或者檢測(cè)到用戶敏感的流量或者數(shù)據(jù)包的時(shí)候通知服務(wù)器,服務(wù)器會(huì)向管理員發(fā)送通知。管理員可以在服務(wù)器軟件平臺(tái)上做進(jìn)一步的分析處理。
標(biāo)簽: fpga 服務(wù)器 控制平臺(tái)
上傳用戶:molo
研究實(shí)現(xiàn)MUSIC算法的DSP+FPGA、浮點(diǎn)運(yùn)算與定點(diǎn)運(yùn)算混合的硬件設(shè)計(jì)方案。\\r\\n
標(biāo)簽: MUSIC FPGA DSP 算法
上傳時(shí)間: 2013-08-08
上傳用戶:wsq921779565
基于DSP+FPGA的實(shí)時(shí)圖像識(shí)別系統(tǒng)硬件與算法設(shè)計(jì)
標(biāo)簽: FPGA DSP 實(shí)時(shí)圖像 識(shí)別系統(tǒng)
上傳時(shí)間: 2013-08-09
上傳用戶:zczc
Altera的FPGA,設(shè)計(jì)的硬件除法器
標(biāo)簽: Altera FPGA 硬件 除法器
上傳用戶:壞天使kk
文章介紹了系統(tǒng)的硬件電路原理與具體實(shí)現(xiàn)方法,其中主要包括載波恢\r\n復(fù)電路,PN 碼捕獲電路和跟蹤電路,并針對(duì)Xilinx 公司FPGA 的特點(diǎn),對(duì)各電\r\n路的實(shí)現(xiàn)進(jìn)行優(yōu)化設(shè)計(jì),在不影響系統(tǒng)穩(wěn)定性和精度的前提下,減少硬件資源\r\n消耗,提高硬件利用率。設(shè)計(jì)利用Verilog 硬件描述語(yǔ)言完成,通過(guò)后仿真驗(yàn)證\r\n電路正確性,并給出綜合結(jié)果。
標(biāo)簽: Xilinx FPGA 硬件 電路原理
上傳用戶:qiaoyue
用 FPGA 可編程器件和 VHDL 硬件描述語(yǔ)言來(lái)實(shí)現(xiàn) Flash 編程器
標(biāo)簽: Flash FPGA VHDL 可編程器件
上傳時(shí)間: 2013-08-10
上傳用戶:450976175
快速學(xué)習(xí)cpld/fpga的vhdl軟件及硬件教程
標(biāo)簽: cpld fpga vhdl 軟件
上傳時(shí)間: 2013-08-12
上傳用戶:完瑪才讓
在MATLAB中實(shí)現(xiàn)硬件FPGA
標(biāo)簽: MATLAB FPGA 硬件
上傳時(shí)間: 2013-08-14
上傳用戶:15736969615
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1