亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

網(wǎng)(wǎng)絡(luò)(luò)信息安全

  • 基于FPGA的圖像壓縮系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).rar

    隨著信息技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展,數(shù)字信號(hào)處理已經(jīng)逐漸發(fā)展成一門關(guān)鍵的技術(shù)科學(xué)。圖像處理作為一種重要的現(xiàn)代技術(shù),己經(jīng)在通信、航空航天、遙感遙測(cè)、生物醫(yī)學(xué)、軍事、信息安全等領(lǐng)域得到廣泛的應(yīng)用。圖像處理特別是高分辨率圖像實(shí)時(shí)處理的實(shí)現(xiàn)技術(shù)對(duì)相關(guān)領(lǐng)域的發(fā)展具有深遠(yuǎn)意義。另外,現(xiàn)場(chǎng)可編程門陣列FPGA和高效率硬件描述語(yǔ)言Verilog HDL的結(jié)合,大大變革了電子系統(tǒng)的設(shè)計(jì)方法,加速了系統(tǒng)的設(shè)計(jì)進(jìn)程,為圖像壓縮系統(tǒng)的實(shí)現(xiàn)提供了硬件支持和軟件保障。 本文主要包括以下幾個(gè)方面的內(nèi)容: (1)結(jié)合某工程的具體需求,設(shè)計(jì)了一種基于FPGA的圖像壓縮系統(tǒng),核心硬件選用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片,存儲(chǔ)器件選用MICRON公司的MT48LC4M16A2SDRAM,圖像壓縮的核心算法選用近無(wú)損壓縮算法JPEG-LS。 (2)用Verilog硬件描述語(yǔ)言實(shí)現(xiàn)了JPEG-LS標(biāo)準(zhǔn)中的基本算法,為課題組成員進(jìn)行算法改進(jìn)提供了有力支持。 (3)用Verilog硬件描述語(yǔ)言設(shè)計(jì)并實(shí)現(xiàn)了SDRAM控制器模塊,使核心壓縮模塊能夠方便靈活地訪問片外存儲(chǔ)器。 (4)構(gòu)建了圖像壓縮系統(tǒng)的測(cè)試平臺(tái),對(duì)實(shí)現(xiàn)的SDRAM控制器模塊和JPEG-LS基本算法模塊進(jìn)行了軟件仿真測(cè)試和硬件測(cè)試,驗(yàn)證了其功能的正確性。

    標(biāo)簽: FPGA 圖像壓縮系統(tǒng)

    上傳時(shí)間: 2013-04-24

    上傳用戶:a3318966

  • AES加、解密算法的FPGA優(yōu)化設(shè)計(jì)

    2000年10月2日,美國(guó)國(guó)家標(biāo)準(zhǔn)與技術(shù)研究所宣布采用Rijndael算法作為高級(jí)加密標(biāo)準(zhǔn),并于2002年5月26日正式生效,AES算法將在今后很長(zhǎng)一段時(shí)間內(nèi),在信息安全中扮演重要角色。因此,對(duì)AES算法實(shí)現(xiàn)的研究就成為了國(guó)內(nèi)外的熱點(diǎn),會(huì)在信息安全領(lǐng)域得到廣泛的應(yīng)用。用FPGA實(shí)現(xiàn)AES算法具有快速、靈活、開發(fā)周期短等優(yōu)點(diǎn)。 本論文就是針對(duì)AES加、解密算法在同一片F(xiàn)PGA中的優(yōu)化實(shí)現(xiàn)問題,在深入分析了AES算法的整體結(jié)構(gòu)、基本變換以及加、解密流程的基礎(chǔ)上,對(duì)AES算法的加、解密系統(tǒng)的FPGA優(yōu)化設(shè)計(jì)進(jìn)行了研究。主要內(nèi)容為: 1.確定了實(shí)現(xiàn)方案以及關(guān)鍵技術(shù),在比較了常用的結(jié)構(gòu)后,采用了適合高速并行實(shí)現(xiàn)AES加、解密算法的結(jié)構(gòu)——內(nèi)外混合的流水線結(jié)構(gòu),并給出了總體的設(shè)計(jì)框圖。由于流水線結(jié)構(gòu)不適用于反饋模式,為了達(dá)到較高的運(yùn)算速度,該系統(tǒng)使用的是電碼本模式(ECB)的工作方式; 2.對(duì)各個(gè)子模塊的設(shè)計(jì)分別予以詳細(xì)分析,結(jié)合算法本身和FPGA的特點(diǎn),采用查表法優(yōu)化處理了字節(jié)代換運(yùn)算,列混合運(yùn)算和密鑰擴(kuò)展運(yùn)算。同時(shí),考慮到應(yīng)用環(huán)境的不同,本設(shè)計(jì)支持?jǐn)?shù)據(jù)分組為128比特,密鑰長(zhǎng)度為128比特、192比特以及256比特三種模式下的AES算法加、解密過(guò)程。完成了AES加、解密算法在同一片F(xiàn)PGA中實(shí)現(xiàn)的這個(gè)系統(tǒng)的優(yōu)化設(shè)計(jì); 3.利用QLJARTUSII開發(fā)工具進(jìn)行代碼的編寫工作和綜合編譯工作,在 MODELSIM中進(jìn)行仿真并給出仿真結(jié)果,給出了各個(gè)模塊和整個(gè)設(shè)計(jì)的仿真測(cè)試結(jié)果; 4.和其他類似的設(shè)計(jì)做了橫向?qū)Ρ龋贸鼋Y(jié)論:本設(shè)計(jì)在保證了速度的基礎(chǔ)上實(shí)現(xiàn)了資源和速度的均衡,在性能上具有較大的優(yōu)勢(shì)。

    標(biāo)簽: FPGA AES 解密 算法

    上傳時(shí)間: 2013-05-25

    上傳用戶:wcl168881111111

  • 基于FPGA的3DES算法IPCORE設(shè)計(jì)

    加密算法一直在信息安全領(lǐng)域起著極其重要的作用,它直接影響著國(guó)家的安全和發(fā)展.隨著計(jì)算機(jī)技術(shù)的飛速發(fā)展,原有的數(shù)據(jù)加密標(biāo)準(zhǔn)(DES)已不能滿足人們的保密要求.在未來(lái)的20年內(nèi),高級(jí)數(shù)據(jù)加密標(biāo)準(zhǔn)(AES)將替代DES成為新的數(shù)據(jù)加密標(biāo)準(zhǔn).在不對(duì)原有應(yīng)用系統(tǒng)作大的改動(dòng)的情況下,3-DES算法有了很大的生存空間.該文介紹了DES和3-DES算法的概要,給出了一種電路實(shí)現(xiàn)模型,并基于XILINX公司的FPGA器件設(shè)計(jì)了IP核,介紹了I P核設(shè)計(jì)中主要模塊的設(shè)計(jì)方法.最后對(duì)該IP核進(jìn)行了分析,給出它的性能參數(shù).該課題系統(tǒng)地論述了基3-DES算法的密碼IP核設(shè)計(jì)全過(guò)程.文章首先闡述了該設(shè)計(jì)的課題背景,給出了使用VHDL方法設(shè)計(jì)密碼電路的特點(diǎn)和研究思路和特點(diǎn),然后對(duì)IP核的設(shè)計(jì)環(huán)境和密碼算法進(jìn)行了介紹.在此基礎(chǔ)上,詳細(xì)討論了3-DES算法的密碼芯片設(shè)計(jì)方法和各個(gè)電路模塊實(shí)現(xiàn)的結(jié)構(gòu)圖,包括算法電路、譯碼電路、接口電路和控制模塊電路等.通過(guò)對(duì)各個(gè)模塊設(shè)計(jì)的介紹,闡明了使用VHDL語(yǔ)言設(shè)計(jì)專用集成電路的原理和特點(diǎn).

    標(biāo)簽: IPCORE FPGA 3DES 算法

    上傳時(shí)間: 2013-04-24

    上傳用戶:萌萌噠小森森

  • 基于XC2S300E芯片的高級(jí)加密標(biāo)準(zhǔn)算法的FPGA設(shè)計(jì)

    加密算法一直在信息安全領(lǐng)域起著無(wú)可替代的作用,它直接影響著國(guó)家的未來(lái)和發(fā)展.隨著密碼分析水平、芯片處理能力和計(jì)算技術(shù)的不斷進(jìn)步,原有的數(shù)據(jù)加密標(biāo)準(zhǔn)(DES)算法及其變形的安全強(qiáng)度已經(jīng)難以適應(yīng)新的安全需要,其實(shí)現(xiàn)速度、代碼大小和跨平臺(tái)性均難以繼續(xù)滿足新的應(yīng)用需求.在未來(lái)的20年內(nèi),高級(jí)加密標(biāo)準(zhǔn)(AES)將替代DES成為新的數(shù)據(jù)加密標(biāo)準(zhǔn).高級(jí)加密標(biāo)準(zhǔn)算法是采用對(duì)稱密鑰密碼實(shí)現(xiàn)的分組密碼,支持128比特分組長(zhǎng)度及128比特、192比特與256比特可變密鑰長(zhǎng)度.無(wú)論在反饋模式還是在非反饋模式中使用AES算法,其軟件和硬件對(duì)計(jì)算環(huán)境的適應(yīng)性強(qiáng),性能穩(wěn)定,密鑰建立時(shí)間優(yōu)良,密鑰靈活性強(qiáng).存儲(chǔ)需求量低,即使在空間有限的環(huán)境使用也具備良好的性能.在分析高級(jí)加密標(biāo)準(zhǔn)算法原理的基礎(chǔ)上,描述了圈變換及密鑰擴(kuò)展的詳細(xì)編制原理,用硬件描述語(yǔ)言(VHDL)描述了該算法的整體結(jié)構(gòu)和算法流程.詳細(xì)論述了分組密碼的兩種運(yùn)算模式(反饋模式和非反饋模式)下算法多種體系結(jié)構(gòu)的實(shí)現(xiàn)原理,重點(diǎn)論述了基本體系結(jié)構(gòu)、循環(huán)展開結(jié)構(gòu)、內(nèi)部流水線結(jié)構(gòu)、外部流水線結(jié)構(gòu)、混合流水線結(jié)構(gòu)及資源共享結(jié)構(gòu)等.最后在XILINX公司XC2S300E芯片的基礎(chǔ)上,采用自頂向下設(shè)計(jì)思想,論述了高級(jí)加密標(biāo)準(zhǔn)算法的FPGA設(shè)計(jì)方法,提出了具體模塊劃分方法并對(duì)各個(gè)模塊的實(shí)現(xiàn)進(jìn)行了詳細(xì)論述.圈變換采用內(nèi)部流水線結(jié)構(gòu),多個(gè)圈變換采用資源共享結(jié)構(gòu),密鑰調(diào)度與加密運(yùn)算并行執(zhí)行.占用芯片面積及引腳資源較少,在芯片選型方面具有很好的適應(yīng)性.

    標(biāo)簽: S300 300E FPGA 300

    上傳時(shí)間: 2013-06-20

    上傳用戶:fairy0212

  • 基于FPGA的圖像壓縮系統(tǒng)

    隨著信息技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展,數(shù)字信號(hào)處理已經(jīng)逐漸發(fā)展成一門關(guān)鍵的技術(shù)科學(xué)。圖像處理作為一種重要的現(xiàn)代技術(shù),己經(jīng)在通信、航空航天、遙感遙測(cè)、生物醫(yī)學(xué)、軍事、信息安全等領(lǐng)域得到廣泛的應(yīng)用。圖像處理特別是高分辨率圖像實(shí)時(shí)處理的實(shí)現(xiàn)技術(shù)對(duì)相關(guān)領(lǐng)域的發(fā)展具有深遠(yuǎn)意義。另外,現(xiàn)場(chǎng)可編程門陣列FPGA和高效率硬件描述語(yǔ)言Verilog HDL的結(jié)合,大大變革了電子系統(tǒng)的設(shè)計(jì)方法,加速了系統(tǒng)的設(shè)計(jì)進(jìn)程,為圖像壓縮系統(tǒng)的實(shí)現(xiàn)提供了硬件支持和軟件保障。 本文主要包括以下幾個(gè)方面的內(nèi)容: (1)結(jié)合某工程的具體需求,設(shè)計(jì)了一種基于FPGA的圖像壓縮系統(tǒng),核心硬件選用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片,存儲(chǔ)器件選用MICRON公司的MT48LC4M16A2SDRAM,圖像壓縮的核心算法選用近無(wú)損壓縮算法JPEG-LS。 (2)用Verilog硬件描述語(yǔ)言實(shí)現(xiàn)了JPEG-LS標(biāo)準(zhǔn)中的基本算法,為課題組成員進(jìn)行算法改進(jìn)提供了有力支持。 (3)用Verilog硬件描述語(yǔ)言設(shè)計(jì)并實(shí)現(xiàn)了SDRAM控制器模塊,使核心壓縮模塊能夠方便靈活地訪問片外存儲(chǔ)器。 (4)構(gòu)建了圖像壓縮系統(tǒng)的測(cè)試平臺(tái),對(duì)實(shí)現(xiàn)的SDRAM控制器模塊和JPEG-LS基本算法模塊進(jìn)行了軟件仿真測(cè)試和硬件測(cè)試,驗(yàn)證了其功能的正確性。

    標(biāo)簽: FPGA 圖像壓縮系統(tǒng)

    上傳時(shí)間: 2013-04-24

    上傳用戶:stampede

  • FPGA在硬盤加密卡中的應(yīng)用與研究

    隨著我國(guó)信息化發(fā)展進(jìn)程加快,信息化覆蓋面擴(kuò)大,信息安全問題也就隨之增多,其影響和后果也更加廣泛和嚴(yán)重。同時(shí),信息安全及其對(duì)經(jīng)濟(jì)發(fā)展、國(guó)家安全和社會(huì)穩(wěn)定的重大影響,正日益突出地顯現(xiàn)出來(lái),受到越來(lái)越多的關(guān)注。在和平年代,通過(guò)對(duì)信息載體進(jìn)行大規(guī)模的物理破壞,從而達(dá)到危害信息安全的目的,在一定程度上是行不通的。然而,在信息安全的角力上,破壞者從來(lái)都沒有放棄過(guò),他們把目標(biāo)對(duì)準(zhǔn)了信息載體中的數(shù)據(jù),由于數(shù)據(jù)的易失性,計(jì)算機(jī)數(shù)據(jù)成為信息安全中的最大隱患,同時(shí)也是破壞信息安全的一個(gè)突破口。 本文提出研制硬盤加密卡的主要目的是為了防止對(duì)計(jì)算機(jī)數(shù)據(jù)的竊取,保護(hù)硬盤中的數(shù)據(jù)。破壞者在得到硬盤后,也不能夠得到硬盤中的數(shù)據(jù),從而達(dá)到保護(hù)信息安全的目的。加密卡提供兩個(gè)符合ATA-6標(biāo)準(zhǔn)的接口,串接在主板IDE接口和硬盤之間。存儲(chǔ)在硬盤上的數(shù)據(jù),是經(jīng)過(guò)加密以后的加密數(shù)據(jù);從硬盤上讀出的數(shù)據(jù),必須經(jīng)過(guò)該卡的解密才可被正常使用,否則只是一堆亂碼。加密卡采用FPGA技術(shù)實(shí)現(xiàn)IDE接口和加密算法,以減小加解密帶來(lái)的速度上的影響。 論文的工作重點(diǎn)主要有以下幾個(gè)方面的內(nèi)容:FPGA及VHDL語(yǔ)言的研究,ATA協(xié)議標(biāo)準(zhǔn)研究及IDE接口的FPGA實(shí)現(xiàn)。論文對(duì)ATA協(xié)議做了細(xì)致的研究,分析了硬盤接口的工作機(jī)制以及主機(jī)與硬盤之間的通信協(xié)議,并在此基礎(chǔ)上,重點(diǎn)研究了用FPGA的編程功能來(lái)實(shí)現(xiàn)一個(gè)計(jì)算機(jī)硬件底層接口協(xié)議的方法,詳細(xì)介紹了芯片的內(nèi)部框圖及FPGA的軟件流程圖,提出了在實(shí)現(xiàn)過(guò)程中應(yīng)注意的要點(diǎn),最終用FPGA構(gòu)建了一個(gè)雙向IDE硬盤通道,實(shí)現(xiàn)了兩套符合ATA-6規(guī)范的IDE接口。

    標(biāo)簽: FPGA 硬盤 加密卡 中的應(yīng)用

    上傳時(shí)間: 2013-08-02

    上傳用戶:Ants

  • 入侵檢測(cè)系統(tǒng)的網(wǎng)絡(luò)包分類技術(shù)研究

    基于FPGA技術(shù)的網(wǎng)絡(luò)入侵檢測(cè)是未來(lái)的發(fā)展方向,而網(wǎng)絡(luò)包頭的分類是入侵檢測(cè)系統(tǒng)的關(guān)鍵。 文章首先介紹了FPGA技術(shù)的基本原理以及其在信息安全方面的應(yīng)用,接著介紹入侵檢測(cè)系統(tǒng)以及FPGA技術(shù)在入侵檢測(cè)系統(tǒng)中的應(yīng)用。 分析了幾種比較出名的網(wǎng)絡(luò)包分類算法,包括軟件分類方法、TCAM分類算法、BV算法、Tree Bitmap算法以及端口范圍分類算法。 在此基礎(chǔ)上,文章設(shè)計(jì)了一個(gè)基于FPGA技術(shù)的入侵檢測(cè)系統(tǒng)包分類的基本框架圖,實(shí)現(xiàn)框架圖中的各個(gè)基本功能模塊。在實(shí)現(xiàn)過(guò)程中,提出了一類結(jié)合三態(tài)內(nèi)容可尋址內(nèi)存(TCAM)和普通存儲(chǔ)器(RAM)的網(wǎng)絡(luò)包包頭分類方案。我們將檢測(cè)規(guī)則編號(hào)并位圖化,使用RAM存儲(chǔ)與包頭結(jié)構(gòu)相關(guān)的規(guī)則位圖,通過(guò)TCAM上的數(shù)據(jù)匹配操作,快速關(guān)聯(lián)待分析的網(wǎng)絡(luò)數(shù)據(jù)包與入侵檢測(cè)規(guī)則。文章還討論了網(wǎng)包頭分類方法的優(yōu)化算法,將優(yōu)化算法與未優(yōu)化算法在速度和空間上進(jìn)行比較。此外,還討論了對(duì)Snort的規(guī)則庫(kù)進(jìn)行整理和規(guī)則化的問題。 最后,對(duì)所設(shè)計(jì)的包頭分類匹配模塊在Quartus II進(jìn)行仿真評(píng)估,將實(shí)驗(yàn)結(jié)果與已有的一些分類算法進(jìn)行了比較。結(jié)果說(shuō)明,本設(shè)計(jì)在匹配速度和更新速度上有優(yōu)勢(shì),但消耗了較多的存儲(chǔ)空間.

    標(biāo)簽: 入侵檢測(cè)系統(tǒng) 網(wǎng)絡(luò) 包分類 技術(shù)研究

    上傳時(shí)間: 2013-07-17

    上傳用戶:gonuiln

  • 橢圓曲線密碼體制的數(shù)字簽名算法

    隨著計(jì)算機(jī)運(yùn)算速度的提高和計(jì)算機(jī)網(wǎng)絡(luò)的發(fā)展,基于離散對(duì)數(shù)問題和大整數(shù)因子分解問題的數(shù)字簽名算法越來(lái)越不能滿足信息安全的需要。為了滿足信息安全的要求,安全性依賴于橢圓曲線離散對(duì)數(shù)困難問題(ECDLP)的橢圓曲線密碼體制是當(dāng)前密碼學(xué)界研究的熱點(diǎn)之一。現(xiàn)有的求解ECDLP的算法都是全指數(shù)時(shí)間復(fù)雜度的算法。由于專用集成電路具有速度快、性能好、安全性高等優(yōu)勢(shì),使得采用專用集成電路來(lái)實(shí)現(xiàn)橢圓曲線密碼體制己成為主要趨勢(shì)。因此,本課題著眼于應(yīng)用,針對(duì)基于橢圓曲線數(shù)字簽名算法的FPGA實(shí)現(xiàn)進(jìn)行了較為深入的探討與研究。 本課題從實(shí)際應(yīng)用的需要出發(fā),以初等數(shù)論、有限域理論、數(shù)字簽名技術(shù)和橢圓曲線理論為依據(jù),確定了如下基于橢圓曲線數(shù)字簽名算法的硬件實(shí)現(xiàn)方案:首先,對(duì)實(shí)現(xiàn)基于橢圓曲線數(shù)字簽名算法所需的算法和技術(shù)進(jìn)行了剖析和系統(tǒng)設(shè)計(jì)。然后,按照層次化、模塊化的設(shè)計(jì)思想,在Xinlinx公司的ISE 7.1工具中,采用硬件描述語(yǔ)言VHDL作為設(shè)計(jì)輸入,對(duì)各運(yùn)算器和控制模塊進(jìn)行電路設(shè)計(jì);采用Menter公司的ModelSim SE 6.2b工具對(duì)之進(jìn)行功能仿真,以保證底層設(shè)計(jì)的正確性。最后,在確保每個(gè)模塊的設(shè)計(jì)正確的前提下,完成電路的總體設(shè)計(jì),再進(jìn)行總體設(shè)計(jì)的仿真與測(cè)試。 本課題對(duì)Schnorr數(shù)字簽名算法的改進(jìn),實(shí)現(xiàn)了比未改進(jìn)前的Schnorr數(shù)字簽名算法平均節(jié)省三分之一的運(yùn)行時(shí)間。對(duì)基于橢圓曲線數(shù)字簽名算法的設(shè)計(jì)也獲得了良好的指標(biāo):產(chǎn)生簽名只需要1ms多的時(shí)間,驗(yàn)證簽名也需要不到3ms。本課題的研究對(duì)實(shí)現(xiàn)電子交易安全方面有重要的作用,尤其是在密鑰分配、電子貨幣、電子證券、電子商務(wù)和電子政務(wù)等領(lǐng)域都有重要的應(yīng)用價(jià)值,其成果具有廣泛的應(yīng)用前景。

    標(biāo)簽: 橢圓曲線 密碼體制 數(shù)字簽名算法

    上傳時(shí)間: 2013-04-24

    上傳用戶:獨(dú)孤求源

  • 深度包過(guò)濾技術(shù)研究及FPGA實(shí)現(xiàn)

    未來(lái)戰(zhàn)爭(zhēng)將以信息化戰(zhàn)場(chǎng)為支撐,以信息化武器裝備為主導(dǎo),以信息化作戰(zhàn)為主要方式,信息安全是實(shí)施信息防御、奪取制信息權(quán)、獲取信息優(yōu)勢(shì)的關(guān)鍵要素,其建設(shè)與發(fā)展面臨新的挑戰(zhàn)和日益廣泛的應(yīng)用需求。 信息安全裝備是適應(yīng)新時(shí)期軍事通信建設(shè)的需求、保證軍事信息安全、軍隊(duì)指揮系統(tǒng)順暢的重要方面,深度包過(guò)濾技術(shù)是我軍信息安全領(lǐng)域的重要技術(shù)之一。進(jìn)行深度包過(guò)濾技術(shù)的研究與實(shí)現(xiàn)具有非常重要的意義。 本文所做的工作主要有以下幾個(gè)方面: 1、提出了一種效率更高的字符串搜索算法OBM; 2、設(shè)計(jì)了過(guò)濾策略; 3、設(shè)計(jì)了各過(guò)濾規(guī)則/特征碼的數(shù)據(jù)結(jié)構(gòu)及整體數(shù)據(jù)結(jié)構(gòu); 4、在FPGA中設(shè)計(jì)實(shí)現(xiàn)了QBM算法; 5、基于FPGA+FLASH結(jié)構(gòu),設(shè)計(jì)了深度包過(guò)濾器整體方案,設(shè)計(jì)實(shí)現(xiàn)了一款既有訪問控制能力又有內(nèi)容過(guò)濾特點(diǎn),高效、可配置、能反饋的內(nèi)容過(guò)濾器; 6、對(duì)所完成的設(shè)計(jì)進(jìn)行了仿真,并給出了性能評(píng)估。

    標(biāo)簽: FPGA 過(guò)濾技術(shù)

    上傳時(shí)間: 2013-05-29

    上傳用戶:夜月十二橋

  • 基于FPGA的智能卡加密模塊

    隨著計(jì)算機(jī)和信息技術(shù)的飛速發(fā)展,信息的安全性越來(lái)越受到人們的重視。敏感信息的電子化在使用戶得到便利的同時(shí),數(shù)據(jù)、資源免泄漏也成為了人們必須注意的一個(gè)大隱患。在這個(gè)信息全球化的時(shí)代,病毒、黑客、電子竊聽欺騙、網(wǎng)絡(luò)攻擊都是人們所必須面對(duì)的重大問題。出于這種需要,加密自然吸引了人們的注意力,而傳統(tǒng)的軟件加密技術(shù)已經(jīng)越來(lái)越不能滿足信息安全對(duì)運(yùn)算速度和系統(tǒng)安全性的需求,硬件設(shè)施的開發(fā)顯示出其重要性,硬件加密模塊的地位也越來(lái)越重要。但其安全性仍存在著一定的問題,對(duì)安全性研究仍是不可放松的一個(gè)重要問題。 本文介紹了目前幾種流行加密算法及標(biāo)準(zhǔn),并對(duì)典型的公鑰密碼標(biāo)準(zhǔn)RSA進(jìn)一步說(shuō)明。RSA算法可以進(jìn)行數(shù)字簽名、數(shù)據(jù)加/解密,將其應(yīng)用于數(shù)據(jù)安全領(lǐng)域具有很大的意義。針對(duì)于目前硬件加解密相對(duì)于軟件加解密的種種優(yōu)勢(shì),論文重點(diǎn)研究RSA算法的基于硬件FPGA的設(shè)計(jì)實(shí)現(xiàn)方案。FPGA是近幾年的超大規(guī)模集成電路設(shè)計(jì)的焦點(diǎn),其速度及成本等都占有一定的優(yōu)勢(shì)。對(duì)RSA算法的FPGA設(shè)計(jì),論文主要研究?jī)煞矫娴膬?nèi)容:密鑰生成部分中的素?cái)?shù)檢測(cè)問題和加/解密算法中關(guān)鍵瓶頸--大數(shù)模乘及模冪運(yùn)算。并進(jìn)行了軟硬件的仿真、驗(yàn)證與測(cè)試。論文對(duì)RSA設(shè)計(jì)模塊的可應(yīng)用領(lǐng)域之一--智能卡及其安全性做了簡(jiǎn)單的介紹,并對(duì)論文所研究實(shí)現(xiàn)的模塊在其中的應(yīng)用進(jìn)行了說(shuō)明,從而體現(xiàn)了其實(shí)際應(yīng)用價(jià)值。

    標(biāo)簽: FPGA 智能卡 加密模塊

    上傳時(shí)間: 2013-07-06

    上傳用戶:juyuantwo

主站蜘蛛池模板: 屏东县| 阿拉善右旗| 江源县| 团风县| 潮安县| 武川县| 汝州市| 绥化市| 贡觉县| 新营市| 南澳县| 吉木乃县| 长宁区| 文化| 同仁县| 罗源县| 林口县| 叙永县| 美姑县| 婺源县| 监利县| 莱州市| 额敏县| 射洪县| 离岛区| 威远县| 湘潭市| 田林县| 宾川县| 浪卡子县| 阿合奇县| 雷山县| 谷城县| 盐津县| 龙岩市| 科技| 屯留县| 仁寿县| 油尖旺区| 孝昌县| 华安县|