通信技術(shù)新手入門資料，手機(jī)軟件開發(fā) GSM數(shù)字移動通信系統(tǒng)培訓(xùn)教材.pdf
標(biāo)簽： GSM 數(shù)字移動 培訓(xùn)教材
上傳時(shí)間： 2013-04-24
上傳用戶：西伯利亞狼
運(yùn)動控制卡是數(shù)控系統(tǒng)的重要組成部分，是上位機(jī)與驅(qū)動執(zhí)行部件的之間的一座橋梁。數(shù)控加工中的定位控制的精度、速度調(diào)節(jié)的性能等重要指標(biāo)都與運(yùn)動控制卡密切相關(guān)。目前，國內(nèi)研制的運(yùn)動控制卡與國外專業(yè)性公司研制的先進(jìn)的開放式運(yùn)動控制卡相比還有較大差距。因此，對于運(yùn)動控制卡的研究與開發(fā)具有很大的現(xiàn)實(shí)意義。 本文對運(yùn)動控制卡的各種實(shí)現(xiàn)方案作了深入的比較，對于運(yùn)動控制卡的發(fā)展趨勢進(jìn)行了探討。在分析數(shù)控系統(tǒng)對于運(yùn)動控制卡需求的基礎(chǔ)上，提出了一種基于DSP的PCI總線運(yùn)動控制卡的實(shí)現(xiàn)方案。該方案具有通用性好、軟件易于修改升級、調(diào)試方便等特點(diǎn)。 文中對這一方案的具體實(shí)現(xiàn)做了詳細(xì)的分析，給出了系統(tǒng)的整體結(jié)構(gòu)設(shè)計(jì)，軟硬件組成情況。詳盡闡述了運(yùn)動控制電路、總線接口電路、驅(qū)動器接口電路等硬件電路的設(shè)計(jì)過程，以及運(yùn)動控制卡的制作過程。論述了DSP上的程序結(jié)構(gòu)，并具體分析了插補(bǔ)算法、速度控制算法等在DSP上的實(shí)現(xiàn)方法。對PC機(jī)上的運(yùn)動控制卡的驅(qū)動程序的模型以及編寫方法做了介紹。 通過對制成樣板的調(diào)試表明，運(yùn)動控制卡具有良好的性能。
標(biāo)簽： DSP 運(yùn)動控制卡
上傳時(shí)間： 2013-07-29
上傳用戶：weddps
隨著計(jì)算機(jī)技術(shù)、通信技術(shù)的飛速發(fā)展和3C(計(jì)算機(jī)、通信、消費(fèi)電子)的融合，嵌入式系統(tǒng)已經(jīng)滲透到各個(gè)領(lǐng)域。在32位嵌入式微處理器市場上，基于ARM(Advanced RISC Machine)內(nèi)核的微處理器在市場上處于絕對的領(lǐng)導(dǎo)地位，因此追蹤ARM技術(shù)的發(fā)展趨勢顯得尤為重要。在嵌入式操作系統(tǒng)的選擇上，Linux一直因其內(nèi)核精簡、代碼開放、易于移植等特點(diǎn)受到廣大嵌入式系統(tǒng)工程師的青睞。另外，嵌入式系統(tǒng)一旦具備網(wǎng)絡(luò)接入功能，其信息處理能力更加強(qiáng)大，因此有必要為嵌入式系統(tǒng)構(gòu)建Web服務(wù)器。 本文主要目的是研究基于ARM的嵌入式Linux開發(fā)平臺構(gòu)建，并在此基礎(chǔ)上進(jìn)行網(wǎng)絡(luò)應(yīng)用程序的開發(fā)。 文章深入剖析了ARM9的體系結(jié)構(gòu)，介紹了基于ARM9的S3C2410開發(fā)板的特性及資源；闡述了嵌入式操作系統(tǒng)的相關(guān)知識及嵌入式Linux移植的基本方法；搭建了移植所需要的開發(fā)環(huán)境，主要包括在宿主機(jī)Linux操作系統(tǒng)下編譯arm-linux交叉編譯工具等；然后詳細(xì)闡述了嵌入式Linux開發(fā)平臺的構(gòu)建過程，包括對BootLoader的分析和移植，Linux2.6內(nèi)核的結(jié)構(gòu)分析、代碼修改以及內(nèi)核裁減、配置和移植，網(wǎng)卡驅(qū)動程序的移植，以及根文件系統(tǒng)的創(chuàng)建。按文中提供的方法和技巧可以很方便的建立一個(gè)ARM-Linux開發(fā)平臺。 文章最后給出了基于所建平臺的網(wǎng)絡(luò)應(yīng)用，即在上述所建的軟硬件平臺上創(chuàng)建Web服務(wù)器Boa，并基于Boa進(jìn)行應(yīng)用開發(fā)。最終實(shí)現(xiàn)了基于Boa嵌入式Web服務(wù)器的服務(wù)器端表單處理程序，實(shí)現(xiàn)了PC機(jī)與目標(biāo)板的動態(tài)網(wǎng)頁交互功能，并且，通過PC機(jī)IE瀏覽器可以直接控制目標(biāo)板上的硬件和可執(zhí)行程序，以實(shí)現(xiàn)對目標(biāo)板的遠(yuǎn)程監(jiān)控功能。
上傳時(shí)間： 2013-04-24
上傳用戶：kernaling
通信電路，主要為高頻電路，發(fā)射電路、接受電路、高頻放大、功率放大等電路。
標(biāo)簽： 通信電路
上傳時(shí)間： 2013-06-14
上傳用戶：zsjinju
MTK手機(jī)方案，MT6225雙卡雙待手機(jī)原理圖。
上傳時(shí)間： 2013-06-20
上傳用戶：zhanditian
擴(kuò)頻通信技術(shù)因?yàn)榫哂休^強(qiáng)的抗干擾、抗噪聲、抗多徑衰落能力、較好的保密性、較強(qiáng)的多址能力和高精度測量等優(yōu)點(diǎn)，在軍事抗干擾和個(gè)人通信業(yè)務(wù)中得到了很大的發(fā)展。尤其是基于擴(kuò)頻理論的CDMA通信技術(shù)成為國際電聯(lián)規(guī)定的第三代移動通信系統(tǒng)的主要標(biāo)準(zhǔn)化建議后，標(biāo)志著擴(kuò)頻通信技術(shù)在民用通信領(lǐng)域的應(yīng)用進(jìn)入了新階段。 近年來，隨著微電子技術(shù)和電子設(shè)計(jì)自動化(EDA)技術(shù)的迅速發(fā)展，以FPGA和CPLD為代表的可編程邏輯器件憑借其設(shè)計(jì)方便靈活等特點(diǎn)廣泛應(yīng)用于數(shù)字信號處理領(lǐng)域。 本論文正是采用基于FPGA硬件平臺來實(shí)現(xiàn)了一個(gè)直接序列擴(kuò)頻通信基帶系統(tǒng)，該系統(tǒng)的實(shí)現(xiàn)涉及擴(kuò)頻通信和有關(guān)FPGA的相關(guān)知識，以及實(shí)現(xiàn)這些模塊的VHDL硬件描述語言和QuartusⅡ開發(fā)平臺，目標(biāo)是實(shí)現(xiàn)一個(gè)集成度高、靈活性強(qiáng)、并具有較強(qiáng)的數(shù)據(jù)處理能力的擴(kuò)頻通信基帶系統(tǒng)。 本論文中首先對擴(kuò)頻通信的基礎(chǔ)理論做了探討，著重對直序擴(kuò)頻的理論進(jìn)行了分析；其次根據(jù)理論分析，設(shè)計(jì)了全數(shù)字直接序列擴(kuò)頻基帶系統(tǒng)的結(jié)構(gòu)，完成了擴(kuò)頻序列的產(chǎn)生、信息碼的輸入和擴(kuò)頻。重點(diǎn)完成了對基帶擴(kuò)頻信號的相關(guān)解擴(kuò)和幾種同步捕獲電路的設(shè)計(jì)，將多種專用芯片的功能集成在一片大規(guī)模FPGA芯片上。在論文中列出了部分模塊的VHDL程序，并在QuartusⅡ仿真平臺上完成各部分模塊的功能仿真。
標(biāo)簽： FPGA 直擴(kuò)通信 同步設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：chenjjer
通信與信息技術(shù)行業(yè)飛速發(fā)展，已成為我國支柱產(chǎn)業(yè)之一。隨著該行業(yè)的迅速發(fā)展，社會對具備實(shí)際動手能力人才的需求也不斷增加，高校通信教學(xué)改革勢在必行。在最初的通信原理實(shí)驗(yàn)設(shè)備中每個(gè)實(shí)驗(yàn)獨(dú)立占用一塊硬件資源，隨著EDA技術(shù)的發(fā)展，實(shí)驗(yàn)設(shè)備廠商將CPLD/FPGA技術(shù)作為獨(dú)立的一項(xiàng)實(shí)驗(yàn)內(nèi)容，加入到通信原理實(shí)驗(yàn)設(shè)備中。FPGA技術(shù)具備集成度高、速度快和現(xiàn)場可編程的優(yōu)勢，適合高集成度和高速的時(shí)序運(yùn)算。本文總結(jié)現(xiàn)有通信原理實(shí)驗(yàn)設(shè)備的優(yōu)缺點(diǎn)，采用FPGA技術(shù)設(shè)計(jì)出集驗(yàn)證性和設(shè)計(jì)性于一體，具備較高的綜合性和系統(tǒng)性的通信原理實(shí)驗(yàn)系統(tǒng)。 本系統(tǒng)提供了一個(gè)開放性的硬件、軟件平臺，從培養(yǎng)學(xué)生實(shí)際動手能力出發(fā)，利用FPGA在通用的硬件上實(shí)現(xiàn)所有實(shí)驗(yàn)內(nèi)容。學(xué)生在本系統(tǒng)上除了能完成已固化的實(shí)驗(yàn)內(nèi)容，還可以實(shí)現(xiàn)電子設(shè)計(jì)開發(fā)和驗(yàn)證。這對培養(yǎng)學(xué)生的實(shí)踐能力大有裨益。 本文結(jié)合數(shù)字通信系統(tǒng)基本模型，把基于FPGA的通信原理實(shí)驗(yàn)系統(tǒng)劃分為信號源模塊、發(fā)送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中，模擬信號源采用DDS技術(shù)，能夠生成非常高的頻率精度，可作為任意波形發(fā)生器。發(fā)送端和接收端模塊結(jié)合到一起組成多體制調(diào)制解調(diào)器，形成多頻段、多波形的軟件無線電系統(tǒng)。載波同步采用全數(shù)字COSTAS環(huán)提取技術(shù)，具備良好的載波跟蹤特性，利用對載波相位不敏感 的Gardner算法跟蹤位同步信號。 本文首先介紹了通信原理實(shí)驗(yàn)系統(tǒng)的研究現(xiàn)狀和意義；然后根據(jù)通信系統(tǒng)模型從《通信原理》各個(gè)章節(jié)中提煉出各模塊的實(shí)驗(yàn)內(nèi)容，分別列出各實(shí)驗(yàn)的數(shù)字化實(shí)現(xiàn)模型；繼而根據(jù)各模塊資源需求選取合適FPGA芯片，并給出硬件設(shè)計(jì)方案；最后，給出各模塊在FPGA上具體實(shí)現(xiàn)過程、系統(tǒng)測試結(jié)果及分析。測試和實(shí)際運(yùn)行結(jié)果表明設(shè)計(jì)方法正確，且功能和技術(shù)指標(biāo)滿足設(shè)計(jì)要求。 關(guān)鍵詞：通信原理，實(shí)驗(yàn)系統(tǒng)，F(xiàn)PGA，DDS，多體制調(diào)制解調(diào)，全數(shù)字COSTAS環(huán)，位同步
標(biāo)簽： FPGA 通信原理 實(shí)驗(yàn)系統(tǒng)
上傳時(shí)間： 2013-07-07
上傳用戶：evil
隨著列車自動化控制和現(xiàn)場總線技術(shù)的發(fā)展，基于分布式控制系統(tǒng)的列車通信網(wǎng)絡(luò)技術(shù)TCN（IEC-61375）在現(xiàn)代高速列車上得到廣泛應(yīng)用。TCN協(xié)議將列車通信網(wǎng)絡(luò)分為絞線式列車總線WTB和多功能車輛總線MVB，其中WTB實(shí)現(xiàn)對開式列車中的互聯(lián)車輛間的數(shù)據(jù)傳輸和通信，MVB實(shí)現(xiàn)車載設(shè)備的協(xié)同工作和互相交換信息。 本文介紹了國內(nèi)外列車通信網(wǎng)絡(luò)的發(fā)展情況和各自優(yōu)勢，分析了MVB一類設(shè)備底層協(xié)議。研究利用FPGA實(shí)現(xiàn)MVB控制芯片MVBC，用ARM作為微處理器實(shí)現(xiàn)MVB一類設(shè)備的嵌入式解決方案。其中，在FPGA芯片中主要采用自頂向下的設(shè)計(jì)方法，RLT硬件描述語言實(shí)現(xiàn)MVB控制芯片MVBC一類設(shè)備的主要功能，包括幀編碼器、幀解碼器和邏輯接口單元。ARM主要完成了軟件程序的編寫和實(shí)時(shí)操作系統(tǒng)的移植。在eCos實(shí)時(shí)操作系統(tǒng)上，完成了驅(qū)動和上層應(yīng)用程序，包括端口初始化、端口配置、幀收發(fā)指令和報(bào)文分析。 為了驗(yàn)證設(shè)計(jì)的正確性，在設(shè)計(jì)的硬件平臺基礎(chǔ)上，搭建了MVB通信網(wǎng)絡(luò)的最小系統(tǒng)，對網(wǎng)絡(luò)進(jìn)行系統(tǒng)功能測試。測試結(jié)果表明：設(shè)計(jì)方案正確，達(dá)到了設(shè)計(jì)的預(yù)期要求。
上傳時(shí)間： 2013-08-03
上傳用戶：bruce5996
隨著電子技術(shù)的快速發(fā)展，各種電子設(shè)備對時(shí)間精度的要求日益提升。在衛(wèi)星發(fā)射、導(dǎo)航、導(dǎo)彈控制、潛艇定位、各種觀測、通信等方面，時(shí)鐘同步技術(shù)都發(fā)揮著極其重要的作用，得到了廣泛的推廣。對于分布式采集系統(tǒng)來說，中心主站需要對來自于不同采集設(shè)備的采集數(shù)據(jù)進(jìn)行匯總和分析，得到各個(gè)采集點(diǎn)對同一事件的采集時(shí)間差異，通過對該時(shí)間差異的分析，最終做出對事件的準(zhǔn)確判斷。如果分布式采集系統(tǒng)中的各個(gè)采集設(shè)備不具有統(tǒng)一的時(shí)鐘基準(zhǔn)，那么得到的各個(gè)采集時(shí)間差異就不能反映出實(shí)際情況，中心主站也無法準(zhǔn)確地對事件進(jìn)行分析和判斷，甚至得出錯(cuò)誤的結(jié)論。因此，時(shí)鐘同步是分布式采集系統(tǒng)正常運(yùn)作的必要前提。 目前國內(nèi)外時(shí)鐘同步領(lǐng)域常用的技術(shù)有GPS授時(shí)技術(shù)，鎖相環(huán)技術(shù)和IRIG-B 碼等。GPS授時(shí)技術(shù)雖然精度高，抗干擾性強(qiáng)，但是由于需要專用的GPS接收機(jī)，若單純使用GPS 授時(shí)技術(shù)做時(shí)鐘同步，就需要在每個(gè)采集點(diǎn)安裝接收機(jī)，成本較高。鎖相環(huán)是一種讓輸出信號在頻率和相位上與輸入?yún)⒖夹盘柾降募夹g(shù)，輸出信號的時(shí)鐘準(zhǔn)確度和穩(wěn)定性直接依賴于輸入?yún)⒖夹盘?。IRIG-B 碼是一種信息量大，適合傳輸?shù)臅r(shí)間碼，但是由于其時(shí)間精度低，不適合應(yīng)用于高精度時(shí)鐘同步的系統(tǒng)?；谏鲜龇治?，本文結(jié)合這三種常用技術(shù)，提出了一種基于FPGA的分布式采集系統(tǒng)時(shí)鐘同步控制技術(shù)。該技術(shù)既保留了GPS 授時(shí)的高精確度和高穩(wěn)定性，又具備IRIG-B時(shí)間碼易傳輸和低成本的特性，為分布式采集系統(tǒng)中的時(shí)鐘同步提供了一種新的解決方案。 本文中的設(shè)計(jì)采用了Ublox公司的精確授時(shí)GPS芯片LEA-5T，通過對GPS芯片串行時(shí)間信息解碼，獲得準(zhǔn)確的UTC時(shí)間，并實(shí)現(xiàn)了分布式采集系統(tǒng)中各個(gè)采集設(shè)備的精確時(shí)間打碼。為了能夠使整個(gè)分布式采集系統(tǒng)具有統(tǒng)一的高精度數(shù)據(jù)采集時(shí)鐘，本論文采用了數(shù)?；旌系逆i相環(huán)技術(shù)，將GPS 接收芯片輸出的高精度秒信號作為參考基準(zhǔn)，生成了與秒信號高精度同步的100MHZ 高頻時(shí)鐘。本文在FPGA 中完成了IRIG-B 碼的編碼部分，將B 碼的準(zhǔn)時(shí)標(biāo)志與GPS 秒信號同步，提高了IRIG-B 碼的時(shí)間精度。在分布式采集系統(tǒng)中，IRIG-B時(shí)間碼能直接通過串口或光纖將各個(gè)采集點(diǎn)時(shí)間與UTC時(shí)間統(tǒng)一，節(jié)約了各點(diǎn)布設(shè)GPS 接收機(jī)的高昂成本。最后，通過PC104總線對時(shí)鐘同步控制卡進(jìn)行了數(shù)據(jù)讀取和測試，通過實(shí)驗(yàn)結(jié)果的分析，提出了改進(jìn)方案。實(shí)驗(yàn)表明，改進(jìn)后的時(shí)鐘同步控制方案具有很高的時(shí)鐘同步精度，對時(shí)鐘同步技術(shù)有著重大的推進(jìn)意義！
上傳時(shí)間： 2013-08-05
上傳用戶：lz4v4
可重構(gòu)計(jì)算技術(shù)兼具通用處理器(General-Purpose Processor，GPP)和專用集成電路(Application Specific Integr—ated Circuits，ASIC)的特點(diǎn)，既可以提供硬件高速的特性，又具有軟件可以重新配置的特性。而動態(tài)部分可重構(gòu)技術(shù)是可重構(gòu)計(jì)算技術(shù)的最新進(jìn)展之一。該技術(shù)的要點(diǎn)就是在系統(tǒng)正常工作的情況下，修改部分模塊的功能，而系統(tǒng)其它模塊能夠照常運(yùn)行，這樣既節(jié)約硬件資源，又增強(qiáng)了系統(tǒng)靈活性。 可重構(gòu)SoC既可以在處理器上進(jìn)行編程又可以改變FPGA內(nèi)部的硬件結(jié)構(gòu)，這使得SoC系統(tǒng)既具有處理器善于控制和運(yùn)算的特點(diǎn)，又具FPGA靈活的重構(gòu)特點(diǎn)；由于處理器和FPGA硬件是在同一塊硅片上，使得它們之間的通信寬帶大大提高，這種平臺很適合于容錯(cuò)算法的實(shí)現(xiàn)。 本文基于863計(jì)劃項(xiàng)目；動態(tài)重構(gòu)計(jì)算機(jī)的可信實(shí)現(xiàn)關(guān)鍵技術(shù)，重點(diǎn)研究應(yīng)用于惡劣環(huán)境中FPGA自我容錯(cuò)的體系結(jié)構(gòu)，提出了一套完整的SoC系統(tǒng)的容錯(cuò)設(shè)計(jì)方案，并研究其實(shí)現(xiàn)技術(shù)，設(shè)計(jì)實(shí)現(xiàn)了實(shí)現(xiàn)該技術(shù)的硬件平臺和軟件算法，并驗(yàn)證成功。 論文取得了如下的創(chuàng)新性研究成果： 1、設(shè)計(jì)了實(shí)現(xiàn)動態(tài)重構(gòu)技術(shù)的硬件平臺，包括高性能的FPGA(內(nèi)含入式處理器PowcrPC)、PROM、SRAM、FLASH、串口通信等硬件模塊。 2、說明了動態(tài)重構(gòu)技術(shù)的設(shè)計(jì)規(guī)范和設(shè)計(jì)流程，實(shí)現(xiàn)動態(tài)重構(gòu)技術(shù)。 3、提出了一種基于動態(tài)重構(gòu)實(shí)現(xiàn)容錯(cuò)的方法，不需要外部處理器干預(yù)，由嵌入式處理器負(fù)責(zé)管理整個(gè)過程。 4、設(shè)計(jì)并實(shí)現(xiàn)了嵌入式處理器運(yùn)行時(shí)需要的軟件，主要有兩個(gè)功能，首先是從CF卡中讀入重構(gòu)所需的配置文件，并將配置文件寫進(jìn)FPGA內(nèi)部的配置存儲器中，改變FPGA內(nèi)部的功能。其次，是實(shí)現(xiàn)容錯(cuò)技術(shù)的算法。
標(biāo)簽： FPGA 動態(tài) 容錯(cuò)技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶：edrtbme
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
