隨著國民經(jīng)濟(jì)的飛速發(fā)展，傳統(tǒng)的電機(jī)已無法滿足當(dāng)前工程的要求，其作用也由過去簡單的起停控制、提供動力上升到要求對其速度、位置、轉(zhuǎn)矩等進(jìn)行精確的控制，并能實(shí)現(xiàn)快速加速、減速、反轉(zhuǎn)以及準(zhǔn)確停止等，使被驅(qū)動的機(jī)械運(yùn)動符合于集的要求。在集成電路、現(xiàn)代電子技術(shù)及控制理論飛速發(fā)展的今天，電機(jī)控制技術(shù)也得到了飛快的發(fā)展，電機(jī)控制器也由模擬分立元件構(gòu)成的電路向數(shù)模混合、全數(shù)字方向發(fā)展。本論文主要研究了FPGA芯片在電機(jī)控制器中的應(yīng)用。 論文首先對無刷直流電機(jī)系統(tǒng)進(jìn)行了綜合性論述。對系統(tǒng)的組成、及系統(tǒng)中主要部分：如位置傳感器、逆變器和功率器件、供電直流電源進(jìn)行了較詳細(xì)的說明；并且提出了與本研究相關(guān)的控制機(jī)理和實(shí)施方案。 其次，論文對FPGA芯片的特點(diǎn)及配置電路、以及以FPGA-FLEX10K10為核心的控制器電路的組成進(jìn)行了較詳細(xì)的論述；同時對超高速集成電路硬件描述語言(VHDL)的特點(diǎn)和應(yīng)用進(jìn)行了研究；并提出了應(yīng)用FPGA芯片對電機(jī)速度進(jìn)行控制的系統(tǒng)構(gòu)成及工作原理。 論文還對FPGA芯片與DSP芯片共同完成電機(jī)控制的方案進(jìn)行了論述，利用ALTERA公司的FPGA芯片完成了電機(jī)控制器的設(shè)計(jì)、制造和調(diào)試，并在此基礎(chǔ)上分析研究了利用此控制器對無刷直流電機(jī)進(jìn)行調(diào)速控制的方法；兩種控制器共同工作，組合方便、功能強(qiáng)大，適合在高精度、高效、寬變速控制的應(yīng)用場合下，可對電機(jī)實(shí)現(xiàn)精度更高、策略更復(fù)雜的控制。 論文最后還對在具體產(chǎn)品中的應(yīng)用效果及行了簡單分析。
標(biāo)簽： FPGA 電機(jī)控制器 中的應(yīng)用
上傳時間： 2013-08-04
上傳用戶：小鵬
本文首先研究了常規(guī)的數(shù)據(jù)采集的方法，針對由單片機(jī)構(gòu)成的數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問題提出了基于現(xiàn)場可編程門陣列(FieldProgrammableGateArray,FPGA)為邏輯控制芯片對三片A/D芯片進(jìn)行控制的遠(yuǎn)程多路數(shù)據(jù)采集的解決方案。 本文利用VisualBasic編寫串口通信程序，通過串行端口向FPGA數(shù)據(jù)采集板發(fā)送數(shù)據(jù)采集的參數(shù)指令,FPGA數(shù)據(jù)采集板接受指令后進(jìn)行現(xiàn)場數(shù)據(jù)采集，并通過串行通信將數(shù)據(jù)發(fā)送到PC機(jī)，在通信過程中完全遵守RS-232協(xié)議，具有較強(qiáng)的通用性和推廣價值。然后本文重點(diǎn)介紹了該采集系統(tǒng)的硬件設(shè)計(jì)原理和軟件設(shè)計(jì)框架，實(shí)現(xiàn)實(shí)時嵌入式微機(jī)數(shù)據(jù)采集系統(tǒng)的軟件和硬件設(shè)計(jì)方法，將部分軟件的功能改由硬件實(shí)現(xiàn)，從邏輯上大大簡化了嵌入式軟件的設(shè)計(jì)。
標(biāo)簽： FPGA WEB 遠(yuǎn)程 多路數(shù)據(jù)采集
上傳時間： 2013-04-24
上傳用戶：yaohe123
本文首先研究了常規(guī)的數(shù)據(jù)采集的方法，針對由單片機(jī)構(gòu)成的數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問題提出了基于現(xiàn)場可編程門陣列(FieldProgrammableGateArray,FPGA)為邏輯控制芯片對三片A/D芯片進(jìn)行控制的遠(yuǎn)程多路數(shù)據(jù)采集的解決方案。 本文利用VisualBasic編寫串口通信程序，通過串行端口向FPGA數(shù)據(jù)采集板發(fā)送數(shù)據(jù)采集的參數(shù)指令,FPGA數(shù)據(jù)采集板接受指令后進(jìn)行現(xiàn)場數(shù)據(jù)采集，并通過串行通信將數(shù)據(jù)發(fā)送到PC機(jī)，在通信過程中完全遵守RS-232協(xié)議，具有較強(qiáng)的通用性和推廣價值。然后本文重點(diǎn)介紹了該采集系統(tǒng)的硬件設(shè)計(jì)原理和軟件設(shè)計(jì)框架，實(shí)現(xiàn)實(shí)時嵌入式微機(jī)數(shù)據(jù)采集系統(tǒng)的軟件和硬件設(shè)計(jì)方法，將部分軟件的功能改由硬件實(shí)現(xiàn)，從邏輯上大大簡化了嵌入式軟件的設(shè)計(jì)。
標(biāo)簽： FPGA WEB 遠(yuǎn)程 多路數(shù)據(jù)采集
上傳時間： 2013-05-30
上傳用戶：1193169035
本文采用基于運(yùn)動補(bǔ)償?shù)乃惴?對去隔行系統(tǒng)及其FPGA設(shè)計(jì)作了深入的研究.該系統(tǒng)包括三個關(guān)鍵模塊運(yùn)動估計(jì)模塊是去隔行系統(tǒng)的設(shè)計(jì)重點(diǎn),設(shè)計(jì)為雙向運(yùn)動估計(jì),采用菱形快速搜索算法,主要分為計(jì)算和控制兩大部分.計(jì)算部分為SAD計(jì)算模塊,采用累加樹和流水線技術(shù);控制部分根據(jù)菱形搜索算法的第三步搜索的特點(diǎn),對比較模塊、SAD暫存器等模塊做了具體的設(shè)計(jì).對于運(yùn)動補(bǔ)償模塊采用雙向補(bǔ)償?shù)乃惴?補(bǔ)償精度為半像素.根據(jù)半像素點(diǎn)的位置將運(yùn)動補(bǔ)償計(jì)算分為四個狀態(tài),并通過對四個狀態(tài)計(jì)算特點(diǎn)的分析設(shè)計(jì)了加法器的結(jié)構(gòu)復(fù)用.同時基于視頻數(shù)據(jù)處理的需要,設(shè)計(jì)了四個具有雙體存儲結(jié)構(gòu)的內(nèi)部緩存器,由FPGA內(nèi)部的嵌入式陣列塊實(shí)現(xiàn).根據(jù)運(yùn)動估計(jì)模塊和運(yùn)動補(bǔ)償模塊的計(jì)算特點(diǎn),分別對緩存器的結(jié)構(gòu)、讀寫時序和列序號控制進(jìn)行設(shè)計(jì),有效提高了數(shù)據(jù)的存取效率.本文對于這三個去隔行系統(tǒng)的關(guān)鍵模塊都給出了RTL級設(shè)計(jì)和模塊的功能仿真,并在最后一章中給出了去隔行系統(tǒng)的FPGA設(shè)計(jì).
上傳時間： 2013-06-11
上傳用戶：han_zh
頻率特性測試儀(簡稱掃頻儀)是一種測試電路頻率特性的儀器，它廣泛應(yīng)用于無線電、電視、雷達(dá)及通信等領(lǐng)域，為分析和改善電路的性能提供了便利的手段。而傳統(tǒng)的掃頻儀由多個模塊構(gòu)成，電路復(fù)雜，體積龐大，而且在高頻測量中，大量的分立元件易受溫度變化和電磁干擾的影響。為此，本文提出了集成化設(shè)計(jì)的方法，針對可編程邏輯器件的特點(diǎn)，對硬件實(shí)現(xiàn)方法進(jìn)行了探索。 本文對三大關(guān)鍵技術(shù)進(jìn)行了深入研究： 第一，由掃頻信號發(fā)生器的設(shè)計(jì)出發(fā)，對直接數(shù)字頻率合成技術(shù)(DDS)進(jìn)行了系統(tǒng)的理論研究，并改進(jìn)了ROM壓縮方法，在提高壓縮比的同時，改進(jìn)了DDS系統(tǒng)的雜散度，并且利用該方法實(shí)現(xiàn)了幅度和相位可調(diào)制的DDS系統(tǒng)-掃頻信號發(fā)生器。 第二，為了提高系統(tǒng)時鐘的工作頻率，對流水線算法進(jìn)行了深入的研究，并針對累加器的特點(diǎn)，進(jìn)行了一系列的改進(jìn)，使系統(tǒng)能在100MHz的頻率下正常工作。 第三，從系統(tǒng)頻率特性測試的理論出發(fā)，研究如何在FPGA中提高多位數(shù)學(xué)運(yùn)算的速度，從而提出了一種實(shí)現(xiàn)多位BCD碼除法運(yùn)算的方法—高速串行BCD碼除法；隨后，又將流水線技術(shù)應(yīng)用于該算法，對該方法進(jìn)行改進(jìn)，完成了基于流水線技術(shù)的BCD碼除法運(yùn)算的設(shè)計(jì)，并用此方法實(shí)現(xiàn)了頻率特性的測試。 在研究以上理論方法的基礎(chǔ)上，以大規(guī)?？删幊踢壿嬈骷﨓P1K100QC208和微處理器89C52為實(shí)現(xiàn)載體，提出了基于單片機(jī)和FPGA體系結(jié)構(gòu)的集成化設(shè)計(jì)方案；以VerilogHDL為設(shè)計(jì)語言，實(shí)現(xiàn)了頻率特性測試儀主要部分的設(shè)計(jì)。該頻率特性測試儀完成掃頻信號的輸出和頻率特性的測試兩大主要任務(wù)，而掃頻信號源和頻率特性測試這兩大主要模塊可集成在一片可編程邏輯器件中，充分體現(xiàn)了可編程邏輯器件的優(yōu)勢。 本文首先對相關(guān)的概念理論進(jìn)行了介紹，包括DDS原理、流水線技術(shù)等，進(jìn)而提出了系統(tǒng)的總體設(shè)計(jì)方案，包括設(shè)計(jì)工具、語言和實(shí)現(xiàn)載體的選擇，而后，簡要介紹了微處理器電路和外圍電路，最后，較為詳細(xì)地闡述了兩個主要模塊的設(shè)計(jì)，并給出了實(shí)現(xiàn)方式。
上傳時間： 2013-06-08
上傳用戶：xiangwuy
本文探索了自主系統(tǒng)CPU設(shè)計(jì)方法和經(jīng)驗(yàn)，同時對80C51產(chǎn)品進(jìn)行了必要的改進(jìn)。 文章采用XILINX公司的Virtex-ⅡPro系列FPGA芯片，在相關(guān)EDA軟件平臺的支持下進(jìn)行基于FPGA的8051芯片的設(shè)計(jì)。在已公開的8051源代碼的基礎(chǔ)上，對其中的程序存儲器、指令存儲器做了較大幅度的修改，增加了定時器、串行收發(fā)器的軟件編寫，VerilogHDL語句共6000余行(見附錄光盤)。在設(shè)計(jì)中筆者特別的注意了源代碼中組合邏輯循環(huán)的去除，時序設(shè)計(jì)中合理確定建立時間和保持時間，保證了工作頻率的提高(工作頻率由12MHz提高到約30MHz)，串行收發(fā)器的下載實(shí)驗(yàn)驗(yàn)證了該模塊頻率的提高。對設(shè)計(jì)高頻CPU提供了有益的借鑒。本文利用Modelsim進(jìn)行了功能仿真和后仿真，利用Synplify進(jìn)行了綜合，仿真和綜合結(jié)果達(dá)到了設(shè)計(jì)的預(yù)期要求，并為下載和組成系統(tǒng)作了準(zhǔn)備工作(設(shè)計(jì)了外圍電路的PCB板圖)。
上傳時間： 2013-06-28
上傳用戶：梧桐
作者研究了當(dāng)前流行的縮放算法，對圖像紋理相關(guān)性大小和邊緣方向的判斷上提出了一種新的方法，并在此基礎(chǔ)上發(fā)展了一套適用于數(shù)字視頻芯片的圖像縮放算法。仿真結(jié)果表明此算法由優(yōu)于目前流行的圖像縮放算法。 介紹了FPGA的開發(fā)工作大致可以分為設(shè)計(jì)和驗(yàn)證兩大部分，在具體開發(fā)流程上可以根據(jù)要求靈活控制?？s放芯片的開發(fā)可以分為：芯片結(jié)構(gòu)設(shè)計(jì)、時鐘系統(tǒng)設(shè)計(jì)、存儲器讀寫控制、IP核復(fù)用設(shè)計(jì)、計(jì)算精度控制等方面的電路設(shè)計(jì)。在設(shè)計(jì)完成各級子模塊以后拼接各子模快完成整個縮放模塊的設(shè)計(jì)。通過測試發(fā)現(xiàn)設(shè)計(jì)中存在的缺陷，修改再測試，最終完成整個模塊的設(shè)計(jì)?！ ?/p>
上傳時間： 2013-05-31
上傳用戶：tdyoung
本文通過對當(dāng)前國際上現(xiàn)有的數(shù)字電視標(biāo)準(zhǔn)和數(shù)字電視中間件標(biāo)準(zhǔn)進(jìn)行比較,根據(jù)我國市場的實(shí)際情況,選擇了歐洲數(shù)字電視(DVB)中間件標(biāo)準(zhǔn)DVB-MHP,深入分析了基于MHP的數(shù)字電視中間件模型.Java平臺是基于MHP中間件模型的核心,本文通過深入分析Java平臺的構(gòu)成和Java虛擬機(jī)(JVM)的結(jié)構(gòu)和運(yùn)行原理,并結(jié)合適合嵌入式環(huán)境的KVM的原理及體系結(jié)構(gòu),提出了將KVM以FPGA的硬件方式實(shí)現(xiàn)的方案.根據(jù)數(shù)字電視的實(shí)際需要對KVM進(jìn)行適當(dāng)剪裁,以適應(yīng)數(shù)字電視的嵌入式環(huán)境,并設(shè)計(jì)了相應(yīng)的功能模塊,最后在設(shè)計(jì)基礎(chǔ)上用VHDL加以實(shí)現(xiàn),對于核心模塊做了仿真和驗(yàn)證.此外,本文還綜述了EDA技術(shù)和FPGA器件的發(fā)展概況,并較為詳細(xì)的介紹利用EDA技術(shù)進(jìn)行設(shè)計(jì)開發(fā)的一般流程,最后在FPGA上實(shí)現(xiàn)JVM.
標(biāo)簽： FPGA JVM 數(shù)字電視 環(huán)境
上傳時間： 2013-07-02
上傳用戶：dba1592201
本文分析了誤碼儀系統(tǒng)需求,制定出誤碼儀由誤碼測試子系統(tǒng)和人機(jī)界面子系統(tǒng)構(gòu)成的總體結(jié)構(gòu)圖.提出采用FPGA進(jìn)行誤碼測試子系統(tǒng)模塊設(shè)計(jì),提高了系統(tǒng)功能擴(kuò)展性和系統(tǒng)的集成度,使用嵌入式操作系統(tǒng)進(jìn)行系統(tǒng)應(yīng)用軟件設(shè)計(jì)提高系統(tǒng)實(shí)時性.研究了傳統(tǒng)誤碼儀在誤碼測試子系統(tǒng)上設(shè)計(jì)方法,給出了偽隨機(jī)碼、人工碼、誤碼插入、誤碼計(jì)算模塊的設(shè)計(jì)原理,介紹了帶同步保護(hù)的同步判決模塊的設(shè)計(jì)方法,采用數(shù)據(jù)復(fù)合和數(shù)據(jù)分解技術(shù),實(shí)現(xiàn)了高速人工碼發(fā)送以及誤碼測試,還制定了子系統(tǒng)間的通信協(xié)議.設(shè)計(jì)了人機(jī)界面子系統(tǒng)硬件電路圖,并詳細(xì)介紹了人機(jī)界面子系統(tǒng)中顯示模塊、實(shí)時時鐘模塊、數(shù)據(jù)存儲模塊、串行RS232通信模塊、鍵盤接口模塊的硬件設(shè)計(jì)及其驅(qū)動程序的開發(fā).介紹了Small RTOS51嵌入式操作系統(tǒng)的特點(diǎn),運(yùn)行條件,重要概念以及移植方法,提出了使用Small RTOS51嵌入式操作系統(tǒng)的原因.分析了系統(tǒng)應(yīng)用軟件需求,給出了基于Small RTOS51嵌入式操作系統(tǒng)任務(wù)創(chuàng)建方法,以及任務(wù)調(diào)度關(guān)系,詳細(xì)介紹了各任務(wù)執(zhí)行流程圖.
上傳時間： 2013-07-10
上傳用戶：yolo_cc
網(wǎng)絡(luò)帶寬依然在不斷增長（尤其是在本地網(wǎng)），最后一公里的高速接入日益普及;另一方面的情況是大容量的磁盤、FLASH移動存儲盤和激光盤的容量不斷增大，使得傳送和儲存數(shù)據(jù)的成本不斷地下降。不僅使人發(fā)問：我們孜孜不倦的搞視頻壓縮高級算法還有多少意義？我們可以看到，算法的復(fù)雜性日益增加，但性能的提高卻接近邊緣。 是什么還在要求更高的壓縮速率？還有被我們遺忘的地方嗎？還有什么應(yīng)用讓我們繼續(xù)追求更精妙的壓縮算法？ 在作者看來，這個應(yīng)用領(lǐng)域就是移動視頻服務(wù)。無線頻譜這種稀缺資源的有限性決定了我們必須繼續(xù)對視頻壓縮技術(shù)進(jìn)行研究。即使伴隨UMTS/IMT2000的到來，移動終端可以獲得的數(shù)據(jù)速率也限制在144Kbit/s，在微蜂窩的時候最高能達(dá)到的速率上限也在2Mbit/s。144Kbit/s的速率對于較高質(zhì)量的視頻傳輸來講，仍然是有限的。因此，可以預(yù)見，移動終端的空中接口這個瓶頸使得我們必須繼續(xù)進(jìn)行視頻壓縮。 另一方面，移動終端領(lǐng)域開發(fā)視頻壓縮算法，在其低功耗和實(shí)時性要求下，也是異常困難的。為了減少計(jì)算的復(fù)雜性和運(yùn)動估計(jì)的功耗，業(yè)界提出了許多快速算法，例如2-D的對數(shù)搜索，三步搜索，聯(lián)合搜索。盡管這些方法減少了功耗，其結(jié)果是視頻壓縮性能的降低，因?yàn)檫@些算法的本質(zhì)是減少了運(yùn)動搜索的空間。為了實(shí)現(xiàn)運(yùn)動搜索的低功耗，在電路領(lǐng)域又提出了搜索窗口和時鐘管理的措施。但這些方法都是在犧牲視頻壓縮比性能的基礎(chǔ)進(jìn)行的折中，并沒有強(qiáng)調(diào)算法映射結(jié)構(gòu)上做出處理。 本論文提出了一種新的解決MPEG-4運(yùn)動估計(jì)運(yùn)算的低功耗實(shí)時處理器架構(gòu)。其基礎(chǔ)是采用了心肌陣列并行處理技術(shù)和低功耗控制電路。運(yùn)動估計(jì)的繁復(fù)運(yùn)算通過心肌陣列分布式運(yùn)算得到有效處理。從理論上看，心肌陣列有其簡單易理解性，然后，由于FPGA的互聯(lián)網(wǎng)絡(luò)有限性，設(shè)計(jì)這樣一個陣列仍有許多值得注意的問題。論文提出使用保守近似處理在全局運(yùn)動估計(jì)中減少功耗，其本質(zhì)是消除不必要的冗余運(yùn)算。宏塊的最小誤差匹配是一個典型的串行操作過程。論文新提出的方法是在進(jìn)行絕對匹配前使用保守計(jì)算，如果保守誤差值與最小誤差差別過大，則不進(jìn)行絕對誤差計(jì)算。 總的說來，論文實(shí)現(xiàn)了兩個目標(biāo)：通過心肌陣列實(shí)現(xiàn)了實(shí)時的運(yùn)動估計(jì)編碼，通過在算法層次引入控制電路，降低運(yùn)動估計(jì)電路的功耗。
上傳時間： 2013-06-23
上傳用戶：lacsx
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
