亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

在Altera的FPGA開發(fā)板上運(yùn)行第一個FPGA程序

在Altera的FPGA開發(fā)板上運(yùn)行第一個FPGA程序，以后我還會陸續(xù)發(fā)布這方面的代碼

標(biāo)簽： FPGA Altera 開發(fā)板 運(yùn)行

上傳時間： 2013-08-10

上傳用戶：windwolf2000

常用數(shù)字邏輯功能都在CPLD器件上用VHDL語言實(shí)現(xiàn)

利用一塊芯片完成除時鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過程中即可實(shí)現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點(diǎn)

標(biāo)簽： CPLD VHDL 數(shù)字邏輯 器件

上傳時間： 2013-08-11

上傳用戶：hn891122

FPGA/SOPC開發(fā)教程,片上系統(tǒng)快速入門教程

FPGA/SOPC開發(fā)教程,片上系統(tǒng)快速入門教程

標(biāo)簽： FPGA SOPC 開發(fā)教程 片上系統(tǒng)

上傳時間： 2013-08-12

上傳用戶：redmoons

在FPGA上實(shí)現(xiàn)的出租車計(jì)價(jià)器VHDL源代碼

在FPGA上實(shí)現(xiàn)的出租車計(jì)價(jià)器VHDL源代碼\r\n能實(shí)現(xiàn)里程計(jì)價(jià)、誤時計(jì)價(jià)等功能

標(biāo)簽： FPGA VHDL 出租車計(jì)價(jià)器 源代碼

上傳時間： 2013-08-13

上傳用戶：18888888888

用Altera CPLD做為控制器從Flash上讀取image文件

用Altera CPLD做為控制器從Flash上讀取image文件對Altera FPGA編程

標(biāo)簽： Altera Flash image CPLD

上傳時間： 2013-08-13

上傳用戶：zwei41

FPGA開發(fā)板上自帶的LED測試?yán)?/a>

標(biāo)簽： FPGA LED 開發(fā)板 測試

上傳時間： 2013-08-13

上傳用戶：whymatalab2

Altera_FPGA管腳弱上拉電阻的軟件設(shè)置方法

Altera_FPGA管腳弱上拉電阻的軟件設(shè)置方法

標(biāo)簽： Altera_FPGA 管腳 上拉電阻 軟件

上傳時間： 2013-08-13

上傳用戶：hj_18

OFDM基帶調(diào)制系統(tǒng)在FPGA上的實(shí)現(xiàn)

OFDM基帶調(diào)制系統(tǒng)在FPGA上的實(shí)現(xiàn)，供數(shù)字信號處理專業(yè)參考

標(biāo)簽： OFDM FPGA 基帶 調(diào)制系統(tǒng)

上傳時間： 2013-08-14

上傳用戶：baiom

OFDM基帶調(diào)制系統(tǒng)在FPGA上的實(shí)現(xiàn)

OFDM基帶調(diào)制系統(tǒng)在FPGA上的實(shí)現(xiàn)，適合通信專業(yè)的人參考設(shè)計(jì)

標(biāo)簽： OFDM FPGA 基帶 調(diào)制系統(tǒng)

上傳時間： 2013-08-15

上傳用戶：qlpqlq

FPGA開發(fā)板上寫的Verilog代碼 功能是從電腦端發(fā)送一個字節(jié)

FPGA開發(fā)板上寫的Verilog代碼：\r\n功能是從電腦端發(fā)送一個字節(jié)，然后把它接收回來。\r\n

標(biāo)簽： Verilog FPGA 開發(fā)板 代碼

上傳時間： 2013-08-15

上傳用戶：copu