<li id="mcssc"></li>
<rt id="mcssc"></rt>
S3C44B0X 具有 8 路模擬信號輸入的 10 位模/數(shù)轉(zhuǎn)換器（ADC），它是一個逐次逼近型 的 ADC，內(nèi)部結(jié)構(gòu)中包括模擬輸入多路復(fù)用器，自動調(diào)零比較器，時鐘產(chǎn)生器，10 位逐次 逼近寄存器（SAR），輸出寄存器如下圖所示。這個 ADC 還提供可編程選擇的睡眠模式， 以節(jié)省功耗。
標簽： S3C44B0X ADC 10 模擬信號
上傳時間： 2014-11-23
上傳用戶：zhangyi99104144
這是用MCUAT89C2051控制切換芯片MT8816,8路輸入,16路輸出的視頻切換源程序
標簽： MCUAT C2051 2051 8816
上傳時間： 2015-07-02
上傳用戶：bcjtao
二路插入排序：可將輸入的一組數(shù)據(jù)按二路插入排序。操作簡便，易于實現(xiàn)其功能。
標簽： 排序 輸入 數(shù)據(jù) 操作
上傳時間： 2015-07-04
上傳用戶：kelimu
MCS-96單片機中斷控制下的多道I_O程序。該程序完成4路采樣，并在HSO線上給出相應(yīng)PWM輸出，P2.5上給出另一個PWM輸出。
標簽： MCS I_O 程序 96
上傳用戶：qiao8960
帶加權(quán)的尋路算法演示(DELPHI源碼) 關(guān)于A*尋路算法的代碼在網(wǎng)上有很多，但用DELPHI的比較少，本人花了一天時間找到這個，代碼和界面都比較精煉，于是在關(guān)鍵處作了中文注釋，但愿對朋友們有用。
標簽： DELPHI 算法 加權(quán) 代碼
上傳時間： 2014-01-01
上傳用戶：han_zh
Verilog HDL語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產(chǎn)生。
標簽： Verilog HDL 語言 編寫
上傳時間： 2015-07-18
上傳用戶：yulg
K條路 算法 計算最短路徑 CVC8
標簽： CVC8 算法 最短路徑 計算
上傳時間： 2015-07-19
上傳用戶：ma1301115706
一個用VerilogHDL語言編寫的多路解復(fù)用器
標簽： VerilogHDL 語言 編寫 多路
上傳時間： 2013-12-16
上傳用戶：yph853211
一個8路鍵盤源程序，很簡單的，沒有用編碼，比較經(jīng)典好用！
標簽： 8路 鍵盤 源程序
上傳時間： 2014-12-03
上傳用戶：onewq
這是我最近買的一套CPLD開發(fā)板VHDL源程序并附上開發(fā)板的原理圖,希望對你是一個很好的幫助!其中內(nèi)容為:8位優(yōu)先編碼器,乘法器,多路選擇器,二進制轉(zhuǎn)BCD碼,加法器,減法器,簡單狀態(tài)機,四位比較器,7段數(shù)碼管,i2c總線,lcd液晶顯示,撥碼開關(guān),串口,蜂鳴器,矩陣鍵盤,跑馬燈,交通燈,數(shù)字時鐘.
標簽： CPLD VHDL BCD 開發(fā)板
上傳時間： 2015-07-23
上傳用戶：李夢晗
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<rt id="oymwm"></rt>
