亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

組合邏輯電路的設計和仿真

  • 一種8 位I O口的單片機顯示器和鍵盤接口

    一種8 位I/O口的單片機顯示器和鍵盤接口

    標簽: 單片機 顯示器 鍵盤接口

    上傳時間: 2013-07-29

    上傳用戶:標點符號

  • 基于VC++和Direct3D的雷達PPI顯示器仿真

    雷達顯控終端作為對雷達數據的直觀表述,是各種雷達系統中的重要組成部分。該文對Direct3D 和雷達顯示器進行介紹,并在此基礎上,提出一種新的基于VC++和Direct3D 的雷達P 型顯示器仿真模型

    標簽: Direct3D PPI VC 雷達

    上傳時間: 2013-06-19

    上傳用戶:

  • DVBH發射端信道內碼和調制部分的FPGA設計和實現

    數字電視技術和超大規模深亞微米的系統級芯片設計技術是當前信息產業中最受關注的兩個方向。它們的交叉就是數字電視應用中的一系列系統級芯片和超深亞微米專用集成電路。其中信道處理系統及其相關芯片更是集中了數字信號處理前向糾錯編解碼等數字電視傳輸的核心技術,成為設計和開發整個數字電視系統的關鍵之一。數字高清晰度電視(Digital HDTV)做為第三代電視標準,已成為當今世界高技術競爭的焦點,本文正是從這個交叉點上出發對DVB-H(Digital Video Broadcasting-Handheld)標準中所涉及的信道編碼和調制部分進行了研究,重點分析了信道內編碼部分的硬件優化實現。本項目完成了DVB-H傳輸系統信道編碼的FPGA硬件設計和實現,系統所有FPGA硬件電路設計采用了Veillog HDL語言編寫。同時對清華大學數字電視地面傳輸標準DMB-T(Terrestrial Digital Multimedia/TV Broadcasting)中的關鍵技術做了研究,與DVB標準中的相關技術做了對比。 本文首先對DVB.H以及COFDM的相關理論進行介紹和研究。然后針對DVB-H信道編碼調制器中的部分核心算法的FPGA設計和實現進行了詳細的研究工作,包括外編碼、內編碼(卷積刪余)、內交織(包括比特交織和符號交織)、星座映射、幀形成、OFDM調制的部分設計等。相應地對DVB-H信道解碼解調器中的部分算法的FPGA設計的研究工作做了描述,包括符號解交織和比特解交織。同時對清華大學數字電視地面傳輸標準DMB-T外接收機中頻域和時域解交織模塊的FPGA設計實現做了描述。 筆者在項目中完成的主要工作有: (1)與項目組成員合作制定系統框架,劃分模塊。 (2)對所負責的模塊,包括外編碼、內編碼(卷積刪余)、內交織(包括比特交織和符號交織)、星座映射、幀形成、OFDM調制的算法進行研究并加以優化,建立軟件仿真模型,進行FPGA設計,仿真和實現。

    標簽: DVBH FPGA 發射端 信道

    上傳時間: 2013-06-10

    上傳用戶:rockjablew

  • 64位MIPS微處理器的模塊設計和FPGA驗證

      作為嵌入式系統核心的微處理器,是SOC不可或缺的“心臟”,微處理器的性能直接影響著整個SOC的性能。  與國際先進技術相比,我國在這一領域的研究和開發工作還相當落后,這直接影響到我國信息產業的發展。本著趕超國外先進技術,填補我國在該領域的空白以擺脫受制于國外的目的,我國很多科研單位和公司進行了自己的努力和嘗試。經過幾年的探索,已經有多種自主知識產權的處理器芯片完成了設計驗證并逐漸進入市場化階段。我國已結束無“芯”的歷史,并向設計出更高性能處理器的目標邁進。  艾科創新微電子公司的VEGA處理器,是公司憑借自己的技術力量和科研水平設計出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構架,采用五級流水線的設計,并且使用了高性能處理器所廣泛采用的虛擬內存管理技術。設計過程中采用自上而下的方法,根據其功能將其劃分為取指、譯碼、算術邏輯運算、內存管理、流水線控制和cache控制等幾個功能塊,使得我們在設計中能夠按照其功能和時序要求進行。  本文的首先介紹了MIPS微處理器的特點,通過對MIPS指令集和其五級流水線結構的介紹使得對VEGA的設計有了一個直觀的認識。在此基礎上提出了VEGA的結構劃分以及主要模塊的功能。作為采用虛擬內存管理技術的處理器,文章的主要部分介紹了VEGA的虛擬內存管理技術,將VEGA的內存管理單元(MMU)尤其是內部兩個翻譯后援緩沖(TLB)的設計作為重點給出了流水線處理器設計的方法。結束總體設計并完成仿真后,并不能代表設計的正確性,它還需要我們在實際的硬件平臺上進行驗證。作為論文的又一重點內容,介紹了我們在VEGA驗證過程中使用到的FPGA的主要配置單元,FPGA的設計流程。VEGA的FPGA平臺是一完整的計算機系統,我們利用在線調試軟件XilinxChipscope對其進行了在線調試,修正其錯誤。  經過模塊設計到最后的FPGA驗證,VEGA完成了其邏輯設計,經過綜合和布局布線等后端流程,VEGA采用0.18工藝流片后達到120MHz的工作頻率,可在其平臺上運行Windows-CE和Linux嵌入式操作系統,達到了預計的設計要求。  

    標簽: MIPS FPGA 微處理器 模塊設計

    上傳時間: 2013-07-07

    上傳用戶:標點符號

  • 橢圓曲線密碼體制中標量乘法運算的優化和FPGA實現

    信息技術的不斷發展,對信息的安全提出了更高的要求.在應用公鑰密碼體制的時候,對密鑰長度要求越來越大,處理的速度要求越來越快.而基于橢圓曲線離散對數問題的橢圓曲線密碼體制,因其每比特最大的安全性,受到了越來越廣泛的注意.橢圓曲線密碼體制(ECC:Elliptic Curve Cryptosystem)的快速實現也成為一個關注的方面.該文按照確定有限域、選取曲線參數、劃分結構模塊、優化模塊算法、實現模塊設計,驗證模塊功能的順序進行書寫.為了硬件實現上的方便,設計選擇了含有Ⅱ型優化正規基的伽略域GF(2191),并在該域上構造了隨機的橢圓曲線.根據層次化、結構化的設計思路,將橢圓曲線上的標量乘法運算劃分成兩個運算層次:橢圓曲線上的運算和有限域上的運算.模塊劃分之后,利用自底向上的設計思路,主要針對有限域上的乘法運算進行了重要的改進,并對加法群中的標量乘運算的算法進行了分析、證明,以達到面積優化和快速執行的效果.具體設計中,采用硬件描述語言Verilog HDL,在Mentor Graphics公司出品的FPGA Advantage平臺上進行電路設計.完成了各個模塊的設計輸入和仿真.設計選用了Altera公司的APEX Ⅱ系列器件,利用第一方軟件Quartus Ⅱ 2.2進行綜合、布局、布線和時序仿真.文中給出了橢圓曲線上的點加、倍點和標量乘法模塊的具體設計結構框圖.并且根據橢圓曲線的標量乘特點,提出了合適的驗證方案.該設計完成了橢圓曲線上的標量乘法運算.設計主要針對資源受限的應用環境:改進了有限域上的乘法運算、使用了沒有預處理的標量乘算法.改進后的橢圓曲線標量乘法需要2,741,998個邏輯單元,在100MHz的時鐘約束下,運行一次標量乘法運算需要567.69us.該次設計的結果可以直接用來構造橢圓曲線上的簽名、驗證、密鑰交換等算法.

    標簽: FPGA 橢圓曲線 密碼體制 乘法運算

    上傳時間: 2013-05-24

    上傳用戶:zhuo0008

  • WiMAX接收機中AGC的算法研究和FPGA實現

    用戶對寬帶無線接入業務、尤其是對于寬帶無線化以及移動化的需求日益增加,使無線寬帶接入技術WiMAX(World interoperability for Microwave Access,即全球微波接入互操作性技術)應運而生、迅猛發展,成為這兩年業界關注的焦點。除了通常的互聯網接入應用外,它還將在提供IPTV和VOIP等寬帶業務方面取得成功,它還有可能成為一種先進的4G蜂窩電話技術。WiMAX未來將進入蜂窩電話、筆記本電腦和機頂盒等應用中。 本文在介紹WiMAX傳輸標準802.16d基礎上,詳細闡述了WiMAX接收機中信道解調芯片中的自動增益控制(Automatic Gain Control,AGC)部分。首先介紹了自動增益控制系統的基本組成和其主要特性指標,通過對一個步進式AGC的分析,得到AGC模型的輸出公式。然后針對WiMAX接收機內AGC系統中的模數轉換器以及AGC電路進行介紹和理論分析。本文采用SPW(Signal Processing WorkSystem)模型對AGC電路基本結構的算法分析,并結合仿真結果對AGC電路做了詳盡解說并對參數進行了解釋說明。 最后給出了基于SPW和FPGA(Field Programmable Gate Array)驗證的結果。通過SPW對AGC進行了單獨的性能測試,并結合整個系統的性能測試來說明AGC可以和系統的其他模塊協同工作。在FPGA測試中,可以證明用Verilog實現后AGC也同樣能較好的工作。 本文實現的基于導頻的步進式的數字AGC是針對WiMAX系統的自動增益控制電路提出的解決方案。此算法結合WiMAX系統的傳輸方式,提出的算法具有迅速鎖定信號的特點,能夠滿足WiMAX系統的要求。同時,由于各種關鍵參數設計為寄存器可配的方式,具有很好的靈活性,也就具有了更高的移植性,可以作為一種通用的數字AGC算法。

    標簽: WiMAX FPGA AGC 接收

    上傳時間: 2013-04-24

    上傳用戶:zhanditian

  • 基于FPGA的OFDM調制解調器的設計與實現

    正交頻分復用(OFDM)技術是一種多載波數字調制技術,具有頻譜利用率高、抗多徑干擾能力強、成本低等特點,適合無線通信的高速化、寬帶化及移動化的需求,將成為下一代無線通信系統(4G)的核心調制傳輸技術。 本文首先描述了OFDM技術的基本原理。對OFDM的調制解調以及其中涉及的特性和關鍵技術等做了理論上的分析,指出了OFDM區別于其他調制技術的巨大優勢;然后針對OFDM中的信道估計技術,深入分析了基于FFT級聯的信道估計理論和基于聯合最大似然函數的半盲分組估計理論,在此基礎上詳細研究描述了用于OFDM系統的迭代的最大似然估計算法,并利用Matlab做了相應的仿真比較,驗證了它們的有效性。 而后,在Matlab中應用Simulink工具構建OFDM系統仿真平臺。在此平臺上,對OFDM系統在多徑衰落、高斯白噪聲等多種不同的模型參數下進行了仿真,并給出了數據曲線,通過分析結果可正確評價OFDM系統在多個方面的性能。 在綜合了OFDM的系統架構和仿真分析之后,設計并實現了基于FPGA的OFDM調制解調系統。首先根據802.16協議和OFDM系統的具體要求,設定了合理的參數;然后從調制器和解調器的具體組成模塊入手,對串/并轉換,QPSK映射,過采樣處理,插入導頻,添加循環前綴,IFFT/FFT,幀同步檢測等各個模塊進行硬件設計,詳細介紹了各個模塊的設計和實現過程,并給出了相應的仿真波形和參數說明。其中,針對定點運算的局限性,為系統設計并自定義了24位的浮點運算格式,參與傅立葉反變換和傅立葉變換的運算,在系統參數允許的范圍內,充分利用了有限資源,提高了系統運算精度;然后重點描述了基于FPGA的快速傅立葉變換算法的改進、優化和設計實現,針對原始快速傅立葉變換FPGA實現算法運算空閑時間過多,資源占用較大的問題,提出了帶有流水作業功能、資源占用較少的快速傅立葉變換優化算法設計方案,使之運用于OFDM基帶處理系統當中并加以實現,結果滿足系統參數的需求。最后以理論分析為依據,對整個OFDM的基帶處理系統進行了系統調試與性能分析,證明了設計的可行性。 綜上所述,本文完成了一個基于FPGA的OFDM基帶處理系統的設計、仿真和實現。本設計為OFDM通信系統的進一步改進提供了大量有用的數據。

    標簽: FPGA OFDM 調制解調器

    上傳時間: 2013-04-24

    上傳用戶:vaidya1bond007b1

  • 無線通信系統的FPGA設計和研究

    在數字化、信息化的時代,數字集成電路應用得非常廣泛。隨著微電子技術和工藝的發展,數字集成電路從電子管、晶體管、中小規模集成電路、超大規模集成電路(VLSIC)逐步發展到今天的專用集成電路(ASIC)。但是ASIC因其設計周期長,改版投資大,靈活性差等缺陷制約著它的應用范圍。可編程邏輯器件的出現彌補了ASIC的缺陷,使得設計的系統變得更加靈活,設計的電路體積更加小型化,重量更加輕型化,設計的成本更低,系統的功耗也更小了。FPGA是英文Field Programmable Gate Array的縮寫,即現場可編程門陣列,它是在PAL、GAL、EPID等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門電路數有限的缺點。 本論文撰寫的是用FPGA來實現無人小飛機系統中基帶信號的處理過程。整個信號處理過程全部采用VHDL硬件描述語言來設計,并用Modelsim仿真系統功能進行調試,最后使用了Xilinx 公司可編程的FPGA芯片XC2S100完成,滿足系統設計的要求。 本文首先研究和討論了無線通信系統中基帶信號處理的總體結構,接著詳細闡述了各個模塊的設計原理和方法,以及FPGA結果分析,最后就關鍵技術和難點作了詳細的分析和研究。本文的最大特色是整個系統全部采用FPGA的方法來設計實現,修改靈活,體積小,功耗小。本系統的設計包括了數字鎖相環、糾錯編解碼、碼組交織、擾碼加入、巴克碼插入、幀同步識別、DPSK調制解調及選擇了整體的時序,所有的組成部分都經過了反復地修改和調試,取得了良好的數據處理效果,其關鍵之處與難點都得到了妥善地解決。本文分別在發射部分(編碼加調制)和接收部分(解調加解碼)相獨立和相聯系的情況下,獲得了仿真與實測結果。

    標簽: FPGA 無線通信系統

    上傳時間: 2013-07-05

    上傳用戶:acon

  • 基于FPGA的便攜式振動頻譜分析儀

    該論文基于NIOS Ⅱ軟核處理器和Altera的FPGA技術,設計了一種便攜式的振動頻譜分析儀,用于旋轉機械的故障監測和診斷。以SOPC技術為手段,將信號采集和信號處理電路通過可編程片上系統來實現,其特點是將對ADC的控制、數字信號的濾波、快速傅立葉變換的設計,通過FPGA芯片集成在一起,以NIOS Ⅱ來完成32位CPU的狀態控制功能。工程機械、汽車車輛中都存在諸如發動機類的旋轉機械,這類設備的異常振動往往會影響正常工作,嚴重時還會出現各種重大事故,該分析儀可以實時地或定期地對發動機、齒輪箱等旋轉機械進行振動頻譜分析和監測,運用于民用機械能產生非常好的經濟效益。 該論文從四個方面進行了研究工作。其一,利用FPGA對ADC芯片的工作進行控制,使其在規定的時間內與DSP模塊進行數據交換,并對ADC各引腳時序進行控制,使兩者協調同步工作,編制了相應的VHDL語言程序。其二,采用SOPC Builder設計開發,實現了基于NIOS Ⅱ的32位CPU軟核,創建了相應的C/C++和匯編的宏代碼,使得軟件可以訪問用戶自定義邏輯。對頂層設計產生的VHDL的RTL代碼和仿真文件進行了綜合、編譯適配以及仿真。其三,配合Matlab和DSP Builder的強大功能進行DSP模塊設計,開發出了FIR和FFT等功能模塊,并且添加到SOPC系統中,使其可以由NIOS Ⅱ很容易的調用。其四,在NIOS Ⅱ系統中添加了uC/OS Ⅱ操作系統,提高了整個系統的穩定性,并且降低了開發難度,提高了系統升級的能力。由于整個設計是基于FPGA開發的,所以該系統包括了所有FPGA系統的特點,包括并行的DSP處理、在系統可編程、升級簡單等特點,極易使設計產品化。

    標簽: FPGA 便攜式 振動頻譜 分析儀

    上傳時間: 2013-04-24

    上傳用戶:amandacool

  • 基于Matlab的模糊PID控制器的設計和仿真

    本文以誤差和誤差變化率為輸入,利用模糊推理的方法實現了對PID參數的在線自動整定,并且在MATLAB環境下對該控制器進行了設計和仿真。從仿真結果可以看出,參數自整定模糊PID控制器控制效果優于

    標簽: Matlab PID 模糊 控制器

    上傳時間: 2013-04-24

    上傳用戶:wanghui2438

主站蜘蛛池模板: 都江堰市| 平顶山市| 都匀市| 砀山县| 武城县| 阿鲁科尔沁旗| 霞浦县| 建水县| 南江县| 连平县| 西青区| 芒康县| 重庆市| 常德市| 宜春市| 同江市| 牙克石市| 贡山| 马山县| 奎屯市| 灌阳县| 河津市| 揭东县| 板桥市| 浪卡子县| 大田县| 玉环县| 河津市| 东城区| 堆龙德庆县| 教育| 乐山市| 新竹市| 来宾市| 璧山县| 靖西县| 东丽区| 饶河县| 丽江市| 温州市| 遂溪县|