異步FIFO是用來(lái)適配不同時(shí)鐘域之間的相位差和頻率飄移的重要模塊。本文設(shè)計(jì)的異步FIFO采用了格雷（GRAY）變換技術(shù)和雙端口RAM實(shí)現(xiàn)了不同時(shí)鐘域之間的數(shù)據(jù)無(wú)損傳輸。該結(jié)構(gòu)利用了GRAY變換的特點(diǎn)，使得整個(gè)系統(tǒng)可靠性高和抗干擾能力強(qiáng)，系統(tǒng)可以工作在讀寫(xiě)時(shí)鐘頻率漂移達(dá)到正負(fù)300PPM的惡劣環(huán)境。并且由于采用了模塊化結(jié)構(gòu)，使得系統(tǒng)具有良好的可擴(kuò)充性。
標(biāo)簽： FIFO GRAY RAM 適配
上傳時(shí)間： 2013-08-08
上傳用戶：13817753084
FPGA中雙向端口IO的研究FPGA中雙向端口IO的研究.
標(biāo)簽： FPGA 雙向端口
上傳時(shí)間： 2013-08-09
上傳用戶：fdfadfs
FPGA開(kāi)發(fā)板上寫(xiě)的Verilog代碼：\r\n功能是從電腦端發(fā)送一個(gè)字節(jié)，然后把它接收回來(lái)。\r\n
標(biāo)簽： Verilog FPGA 開(kāi)發(fā)板 代碼
上傳時(shí)間： 2013-08-15
上傳用戶：copu
:針對(duì)現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)芯片的特點(diǎn),研究FPGA中雙向端口I/O的設(shè)計(jì),同時(shí)給出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設(shè)計(jì)方法,選用Xilinx的Spartan2E芯片設(shè)計(jì)一個(gè)多通道圖像信號(hào)處理系統(tǒng)。
上傳時(shí)間： 2013-08-17
上傳用戶：xiaoyunyun
這是一個(gè)使用VHDL語(yǔ)言設(shè)計(jì)的電梯控制程序，里面還有仿真時(shí)序圖。
標(biāo)簽： VHDL 語(yǔ)言 電梯控制 程序
上傳時(shí)間： 2013-08-20
上傳用戶：希醬大魔王
真序擴(kuò)頻通信系統(tǒng)的SYSTEMVIEW信真及其FPGA實(shí)現(xiàn)發(fā)送端設(shè)計(jì)
標(biāo)簽： SYSTEMVIEW FPGA 發(fā)送
上傳時(shí)間： 2013-08-28
上傳用戶：debuchangshi
cpld與單片機(jī)8051的通信的設(shè)計(jì)方法 以及cpld和單片機(jī)的端口對(duì)應(yīng)
標(biāo)簽： cpld 8051 單片機(jī) 通信
上傳時(shí)間： 2013-09-01
上傳用戶：wettetw
FPGAadvantage61Crack.rar is for MentorGraphics高端設(shè)計(jì)工具FPGAAdvantage
標(biāo)簽： FPGAAdvantage 高端 設(shè)計(jì)工具
上傳時(shí)間： 2013-09-03
上傳用戶：黃蛋的蛋黃
一段cpld的控制程序，可以進(jìn)行傳并轉(zhuǎn)換，讀寫(xiě)接口，每秒64k
標(biāo)簽： cpld 控制 程序
上傳時(shí)間： 2013-09-05
上傳用戶：mnacyf
Allegro 里面如何在端接匹配的情況下調(diào)等長(zhǎng)線
標(biāo)簽： Allegro 端接 等長(zhǎng)線
上傳時(shí)間： 2013-09-06
上傳用戶：gdgzhym
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
