船舶自動(dòng)操舵儀又稱自動(dòng)舵，用來保持船舶在給定航向或航跡上航行，是船舶操縱的關(guān)鍵設(shè)備。船舶自動(dòng)舵尚沒有專用的故障診斷系統(tǒng)，當(dāng)前的維修方法不能滿足快速保障和應(yīng)急保障的需要。本文結(jié)合某型自動(dòng)舵微機(jī)通道故障診斷科研項(xiàng)目，重點(diǎn)論述某型自動(dòng)舵數(shù)字控制系統(tǒng)的故障診斷設(shè)計(jì)與實(shí)現(xiàn)，研究了基于模糊推理的船舶自動(dòng)舵故障診斷專家系統(tǒng)和基于支持向量機(jī)的船舶自動(dòng)舵模擬電路故障診斷方法。 對(duì)某型自動(dòng)舵充分調(diào)研，在了解系統(tǒng)軟、硬件的總體技術(shù)要求和指標(biāo)的基礎(chǔ)上，建立檢測(cè)對(duì)象的數(shù)學(xué)模型和物理模型。確定故障檢測(cè)的對(duì)象特點(diǎn)，為系統(tǒng)故障仿真、參數(shù)辨識(shí)做好準(zhǔn)備，并為后續(xù)的故障檢測(cè)、診斷方法研究提供了參考。 結(jié)合某型自動(dòng)舵數(shù)字控制系統(tǒng)實(shí)際情況，確定其故障診斷系統(tǒng)采用分層遞階結(jié)構(gòu)。系統(tǒng)底層為基于嵌入式微處理器的信號(hào)檢測(cè)單元，負(fù)責(zé)獲取微機(jī)通道的總線控制權(quán)以及信號(hào)預(yù)處理；系統(tǒng)中間層為通訊子系統(tǒng)，負(fù)責(zé)對(duì)底層多個(gè)檢測(cè)單元信息集中傳送；系統(tǒng)頂層為故障診斷和顯示子系統(tǒng)，負(fù)責(zé)對(duì)微機(jī)通道的信息進(jìn)行綜合評(píng)價(jià)，得出最終診斷結(jié)論。 船舶自動(dòng)舵系統(tǒng)結(jié)構(gòu)繁雜，很多故障很難用精確的公式將它表示出來，提出了基于模糊推理的船舶自動(dòng)舵故障診斷專家系統(tǒng)，提高了自動(dòng)舵故障診斷準(zhǔn)確性。該系統(tǒng)將模糊數(shù)學(xué)、模糊診斷原理及專家經(jīng)驗(yàn)相結(jié)合，采用模糊產(chǎn)生式知識(shí)表示法，確定模糊關(guān)系矩陣及語義距離，設(shè)計(jì)相關(guān)硬件平臺(tái)，實(shí)現(xiàn)了船舶自動(dòng)舵故障診斷模糊專家系統(tǒng)的各個(gè)功能模塊。 為解決船舶自動(dòng)舵模擬電路故障診斷復(fù)雜多樣難于辨識(shí)的問題，提出了基于支持向量機(jī)的故障診斷方法。該方法通過電路仿真分析，給出了各故障模式下電壓頻率響應(yīng)，提取具有代表性的故障特征，建立了以支持向量機(jī)為基礎(chǔ)的模擬電路故障診斷模型。實(shí)驗(yàn)結(jié)果證明，該方法可有效診斷模擬電路中的元件故障，且對(duì)于元件容差引起的故障診斷模型的不確定性具有較強(qiáng)的魯棒性，滿足非線性電路的故障診斷要求。
標(biāo)簽： 自動(dòng) 故障診斷 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：evil
為了解決現(xiàn)有環(huán)形線圈車檢器在工程應(yīng)用中出現(xiàn)的誤檢問題，尤其是對(duì)同一輛大車的多次誤觸發(fā)問題，本文深入研究導(dǎo)致誤檢現(xiàn)象的具體原因，并在這基礎(chǔ)上提出了一套軟硬件的解決方法，以減少誤觸發(fā)現(xiàn)象，提高檢測(cè)的準(zhǔn)確率。 為了方便測(cè)量與調(diào)試，本文設(shè)計(jì)了一個(gè)PC端軟件。它與實(shí)驗(yàn)室原有的頻率采集工具一塊配合工作，能實(shí)時(shí)而直觀地察看車檢器的工作狀況，從而有利于實(shí)驗(yàn)數(shù)據(jù)的采集與問題分析。通過實(shí)驗(yàn)分析，本文總結(jié)了誤檢現(xiàn)象的若干情形，以及導(dǎo)致誤檢問題的主要原因。 針對(duì)上述分析的發(fā)現(xiàn)—車檢器采用的單一閾值法不能適應(yīng)復(fù)雜的應(yīng)用環(huán)境，本文對(duì)檢測(cè)算法作了改進(jìn)：對(duì)車輛到達(dá)的檢測(cè)，仍采用單一閾值法；對(duì)車輛離開的檢測(cè)，則采用平坦性判定法。后者利用了在車輛離開時(shí)，線圈頻率從非平坦變?yōu)槠教惯@一特征。它有簡(jiǎn)單、易移植和防誤檢的特點(diǎn)。 為了從應(yīng)用層面解決問題，本文設(shè)計(jì)了一種基于改進(jìn)算法的車檢器。與同類車檢器相比，它除了集成上述車檢算法外，還提供一個(gè)RS-232的測(cè)試端口，按一定的數(shù)據(jù)協(xié)議與PC端的診斷軟件通訊，能夠幫助現(xiàn)場(chǎng)測(cè)試工作的開展。 本文還利用了新車檢器做了兩組的實(shí)驗(yàn)：實(shí)驗(yàn)室環(huán)境與高速公路車輛檢測(cè)現(xiàn)場(chǎng)環(huán)境下的實(shí)驗(yàn)。第一組驗(yàn)證了改進(jìn)算法的防誤檢性能，并計(jì)算它的檢測(cè)延遲。其中檢測(cè)延遲的計(jì)算，有助于協(xié)調(diào)車輛檢測(cè)系統(tǒng)中線圈、車檢器與攝像頭三者間的工作。第二組驗(yàn)證了新車檢器的檢測(cè)性能，包括識(shí)別和延遲兩方面內(nèi)容。兩組實(shí)驗(yàn)結(jié)果都證實(shí)了改進(jìn)算法的實(shí)用價(jià)值。
標(biāo)簽： 環(huán)形 技術(shù)研究 線圈
上傳時(shí)間： 2013-06-16
上傳用戶：1406054127
本文以濾波技術(shù)飛速發(fā)展，小波濾波優(yōu)越性的凸現(xiàn)，以及虛擬儀器的易操作等良好特性為背景，以簡(jiǎn)單易行和濾波效果良好為研究目的，展開本文信號(hào)濾波處理的研究工作。 在深入研究三種小波濾波方法原理和優(yōu)缺點(diǎn)的基礎(chǔ)上，本文提出了一種新的優(yōu)化濾波方法，包括以下三個(gè)方面： 首先，將靜態(tài)小波變換(SWT)應(yīng)用于濾波處理。利用SWT的平移不變性和冗余性來進(jìn)行含噪信號(hào)的分解，這樣不僅彌補(bǔ)了正交小波變換的不足，而且提高了濾波性能。 然后，提出了基于空域相關(guān)的優(yōu)化閾值函數(shù)濾波算法。該算法把小波系數(shù)間的相關(guān)性應(yīng)用于閾值濾波。它是在構(gòu)造出基于空域相關(guān)的顯著性函數(shù)和基于顯著性函數(shù)的閾值濾波過程的基礎(chǔ)上，提出了基于空域相關(guān)的優(yōu)化閾值函數(shù)，并且把極小化廣義交叉驗(yàn)證(GCV)得到均方差(MSE)意義下的最優(yōu)閾值作用于該優(yōu)化閾值函數(shù)。該濾波算法不僅實(shí)現(xiàn)了噪聲的有效去除，而且信號(hào)的重要特征也保留完好； 最后，引入了新型鎖相環(huán)--正交鎖相環(huán)(QPLL)。鑒于QPLL不僅具有鎖定范圍寬、入鎖速度快、鎖定后精度高的性能，而且還具有良好的抑制諧波、噪聲的能力，以及對(duì)波形畸變不敏感等良好特性，所以QPLL的引入達(dá)到了信號(hào)鎖定和優(yōu)化濾波的目的，使優(yōu)化濾波方法的設(shè)計(jì)更具新意，而且取得了更好的濾波效果。 為了驗(yàn)證優(yōu)化濾波方法，本文搭建了實(shí)驗(yàn)平臺(tái)，它是由FPGA信號(hào)采集部分和LabVIEW軟件濾波處理兩個(gè)部分構(gòu)成。通過傳感器采集信號(hào)，經(jīng)過A/D轉(zhuǎn)換后送入FPGA。以FPGA為CPU控制A/D轉(zhuǎn)換，并進(jìn)行波形數(shù)據(jù)緩存，在接收到LabVIEW的命令后，將存儲(chǔ)的數(shù)據(jù)送給串口。在LabVIEW中，從串口檢測(cè)所需的波形數(shù)據(jù)，然后通過優(yōu)化濾波方法將數(shù)據(jù)進(jìn)行濾波處理，最后在前面板中把實(shí)驗(yàn)結(jié)果顯示出來。 實(shí)驗(yàn)結(jié)果表明，該優(yōu)化濾波方法不僅能實(shí)現(xiàn)優(yōu)良的濾波功能，而且簡(jiǎn)單易行，是一種有效的濾波方法。
上傳時(shí)間： 2013-07-20
上傳用戶：gokk
圖像的采集和傳輸是實(shí)時(shí)監(jiān)控、遠(yuǎn)程控制、智能小區(qū)等諸多領(lǐng)域的關(guān)鍵技術(shù)。基于傳統(tǒng)：PC的圖像采集已成為現(xiàn)實(shí)。隨著信息技術(shù)的迅速發(fā)展，嵌入式系統(tǒng)的研究開發(fā)成為了后PC時(shí)代的一個(gè)熱點(diǎn)，它被廣泛應(yīng)用于工業(yè)現(xiàn)場(chǎng)、信息家電等各行各業(yè)。同時(shí)，圖像的遠(yuǎn)程采集傳輸也朝著專業(yè)化、多樣化和低成本的方向發(fā)展。利用嵌入式技術(shù)來實(shí)現(xiàn)圖像的遠(yuǎn)程采集傳輸正順應(yīng)了時(shí)代發(fā)展，有較大的實(shí)用價(jià)值。 本文主要研究了基于嵌入式的遠(yuǎn)程圖像采集傳輸系統(tǒng)。嵌入式終端采用$3C2410為核心的目標(biāo)板為硬件平臺(tái)，采用嵌入式Linux為系統(tǒng)平臺(tái)。系統(tǒng)通過連接在嵌入式終端的USB攝像頭完成靜態(tài)圖像數(shù)據(jù)采集，并進(jìn)行圖像壓縮處理。在圖像傳輸方面，論文設(shè)計(jì)了兩種模式：一種是通過Intemet傳輸?shù)摹⒒贐/S模式的傳輸方式。在該模式下，遠(yuǎn)端客戶機(jī)通過瀏覽器訪問架設(shè)在終端里的嵌入式服務(wù)器而獲得圖像信息。另一種是基于GPRS網(wǎng)絡(luò)實(shí)現(xiàn)遠(yuǎn)程無線圖像傳輸。終端將采集到的圖像數(shù)據(jù)通過GPRS網(wǎng)絡(luò)發(fā)送到擁有固定Ip的監(jiān)控服務(wù)器上來完成圖像遠(yuǎn)程傳輸。 本文首先介紹了圖像采集傳輸和嵌入式方面的相關(guān)內(nèi)容，并介紹了本論文所采用的開發(fā)平臺(tái)。為了順利開發(fā)接著構(gòu)建了開發(fā)環(huán)境，這里包括U-boot的移植、Linux系統(tǒng)的內(nèi)核編譯和移植、設(shè)備驅(qū)動(dòng)模塊的加載以及交叉編譯環(huán)境的建立。在此基礎(chǔ)上，利用Vide04Linux的接口函數(shù)，用C語言實(shí)現(xiàn)了圖像原始數(shù)據(jù)的采集程序，并利用JPEG算法了實(shí)現(xiàn)圖像壓縮。在基于B/S模式的傳輸方式中，首先利用Boa架設(shè)了嵌入式服務(wù)器，然后用C語言完成CGI腳本，該腳本將圖像嵌入網(wǎng)頁并實(shí)時(shí)更新以實(shí)現(xiàn)網(wǎng)頁的動(dòng)態(tài)輸出。在基于GPRS實(shí)現(xiàn)遠(yuǎn)程無線圖像傳輸方式中，論文詳細(xì)分析了系統(tǒng)通訊數(shù)據(jù)流的特征，提出了采用辨識(shí)特征字符、數(shù)據(jù)打包等策略以實(shí)現(xiàn)GPRS的網(wǎng)絡(luò)連接和數(shù)據(jù)通訊，并且在此基礎(chǔ)上用C語言編程實(shí)現(xiàn)。同時(shí)，在PC(Linux)上用Socket編程實(shí)現(xiàn)了監(jiān)控服務(wù)器軟件，該軟件用以接收?qǐng)D像數(shù)據(jù)和控制嵌入式終端的系統(tǒng)狀態(tài)。最后，論文分析比較了兩種傳輸方式的區(qū)別和優(yōu)缺點(diǎn)。試驗(yàn)證明，采用兩種方式都能成功實(shí)現(xiàn)圖像的遠(yuǎn)程采集傳輸，并且試驗(yàn)效果較好。
標(biāo)簽： 嵌入式 遠(yuǎn)程圖像
上傳時(shí)間： 2013-05-17
上傳用戶：squershop
工業(yè)領(lǐng)域中需要大量的AC/DC整流電源。隨著現(xiàn)代電力電子技術(shù)的不斷發(fā)展，人們?cè)灰嬉庾R(shí)到低功率因數(shù)整流系統(tǒng)造成了諧波污染和電網(wǎng)公害。因此消除電網(wǎng)諧波污染，提高功率因數(shù)，成為整流系統(tǒng)的發(fā)展趨勢(shì)。由于中大功率的電力電子設(shè)備在電網(wǎng)中占很大的比重，因此高功率因數(shù)的三相整流器的研究已成為當(dāng)今國內(nèi)外研究的一大熱點(diǎn)。 隨著數(shù)字控制技術(shù)的不斷發(fā)展，越來越多的控制策略通過數(shù)字信號(hào)處理器(DSP)得以實(shí)現(xiàn)。數(shù)字控制的特有優(yōu)點(diǎn)：簡(jiǎn)化硬件電路，克服了模擬電路中參數(shù)溫度漂移的問題，控制靈活且易實(shí)現(xiàn)先進(jìn)控制等，使得所設(shè)計(jì)的電源產(chǎn)品不僅性能可靠，且易于大批量生產(chǎn)，從而降低了開發(fā)周期。因此，數(shù)字化控制電源已成為當(dāng)今于開關(guān)電源產(chǎn)品設(shè)計(jì)的潮流。 本文首先給出了幾種常見的三相功率因數(shù)校正方案，并對(duì)其進(jìn)行了比較和分析，在前面的基礎(chǔ)上提出了：三相三開關(guān)三電平拓?fù)浣Y(jié)構(gòu)和雙閉環(huán)控制的策略結(jié)合的三相PFC系統(tǒng)。緊接著介紹了DSP芯片的特點(diǎn)及其在電力電子裝置中的應(yīng)用，首先介紹目前DSP芯片的發(fā)展，通過比較選定了TI公司的TMSLF2407芯片作為本文的處理芯片，而后基于對(duì)TMSLF2407芯片的內(nèi)部資源和該芯片數(shù)字式PWM信號(hào)產(chǎn)生的原基于DSP的三相有源功率因數(shù)校正研究與設(shè)計(jì)理的分析，提出了三相PFC的數(shù)字化解決方案。在第四章中介紹了基于DSP數(shù)字控制的PFC的總體設(shè)計(jì)方案，電路所采用的是基于平均電流方案的雙閉環(huán)控制策略。內(nèi)環(huán)通過瞬時(shí)值控制獲得快速的動(dòng)態(tài)性能，保證輸出畸變率較低，外環(huán)使用輸出電壓的瞬時(shí)值控制，具有較高的輸出精度。本文最后應(yīng)用仿真軟件MATLAB中的SIMULINK對(duì)系統(tǒng)進(jìn)行仿真，驗(yàn)證控制策略的可行性，并有助于系統(tǒng)主電路和控制電路的設(shè)計(jì)。對(duì)于三相變換器這種復(fù)雜的非線性系統(tǒng)，需要模擬、數(shù)字信號(hào)混合仿真，仿真比較難以實(shí)現(xiàn)。一是因?yàn)槟Ｐ碗y以建立二是即使建立起一個(gè)模型，由于電路復(fù)雜，仿真軟件也未必能保證其收斂性。所以經(jīng)過簡(jiǎn)化，利用MATLAB中的SIMULINK構(gòu)建了變換器的電壓模型，用于驗(yàn)證設(shè)計(jì)方法和設(shè)計(jì)參數(shù)的正確性。
標(biāo)簽： DSP 三相 有源功率因數(shù)校正
上傳時(shí)間： 2013-05-31
上傳用戶：wengtianzhu
隨著我國工業(yè)和國民經(jīng)濟(jì)的快速發(fā)展，電網(wǎng)負(fù)荷急劇增加，特別是沖擊性、非線性負(fù)荷所占比重不斷加大，使得供電電壓發(fā)生波動(dòng)和閃變，嚴(yán)重影響著電網(wǎng)的電能質(zhì)量。根據(jù)國際電工委員會(huì)(IEC)電磁兼容(EMC)標(biāo)準(zhǔn)IEC61000-3-7以及國標(biāo)GB12326-2000，電壓波動(dòng)和閃變己成為衡量電能質(zhì)量的重要指標(biāo)。 電壓波動(dòng)和閃變作為衡量電能質(zhì)量的重要指標(biāo)，能更直接、迅速地反映出電網(wǎng)的供電質(zhì)量。然而，目前國內(nèi)還沒有很好的電壓波動(dòng)與閃變測(cè)量的數(shù)字信號(hào)處理方法。為此，論文在深入研究電壓波動(dòng)和閃變測(cè)量技術(shù)的基礎(chǔ)上，提出一種基于Simulink/DSP Builder的數(shù)字信號(hào)處理的FPGA設(shè)計(jì)方法，利用DSP Builder工具將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件，避免了VHDL語言手動(dòng)編寫系統(tǒng)的煩瑣過程，從而能夠?qū)⒏嗑杏谙到y(tǒng)算法的優(yōu)化上。該方法充分利用Matlab/Simulink系統(tǒng)建模的優(yōu)勢(shì)，同時(shí)也能夠發(fā)揮FPGA并行執(zhí)行速度快、測(cè)量精度高的優(yōu)點(diǎn)。 論文首先介紹了電壓波動(dòng)和閃變的基木概念、特征量，闡述了電壓波動(dòng)與閃變的測(cè)量原理，分析比較了現(xiàn)有測(cè)量方法和裝置的特點(diǎn)和優(yōu)劣。然后依據(jù)電壓波動(dòng)與閃變測(cè)量的IEC標(biāo)準(zhǔn)以及國家標(biāo)準(zhǔn)，在對(duì)電壓波動(dòng)與閃變測(cè)量模擬仿真的基礎(chǔ)上研究其數(shù)字化實(shí)現(xiàn)方法，即采用數(shù)字濾波的方式在Simulink/DSP Builder工具下設(shè)計(jì)電壓波動(dòng)與閃變測(cè)量系統(tǒng)的數(shù)字模型。同時(shí)在ModelSim SE6.1d軟件下進(jìn)行了系統(tǒng)功能仿真，并且在Altera公司的FPGA設(shè)計(jì)軟件QuartusⅡ6.0下進(jìn)行了系統(tǒng)時(shí)序仿真。 仿真結(jié)果表明，基于Simulink/DSP Builder窗口化的數(shù)字信號(hào)處理的FPGA設(shè)計(jì)方案，設(shè)計(jì)簡(jiǎn)單、快捷高效，能夠滿足電壓波動(dòng)和閃變測(cè)量最初的系統(tǒng)設(shè)計(jì)要求，為進(jìn)一步從事電壓波動(dòng)和閃變測(cè)量研究提供了一種全新的設(shè)計(jì)理念，具有一定的理論與現(xiàn)實(shí)意義。
標(biāo)簽： FPGA 電壓波動(dòng) 測(cè)量
上傳時(shí)間： 2013-07-10
上傳用戶：笨小孩
IIR數(shù)字濾波器是沖激響應(yīng)為無限長(zhǎng)的一類數(shù)字濾波器，是電子、通信及信號(hào)處理領(lǐng)域的重要研究?jī)?nèi)容，國內(nèi)外學(xué)者對(duì)IIR數(shù)字濾波器的優(yōu)化設(shè)計(jì)進(jìn)行了大量研究。其中，進(jìn)化算法優(yōu)化設(shè)計(jì)IIR數(shù)字濾波器雖然取得了一定的效果，但是其也有自身的一些不足；另外，基于粒子群算法以及人工魚群算法的IIR數(shù)字濾波器優(yōu)化設(shè)計(jì)也取得了較好的效果。但這些方法都是將多目標(biāo)優(yōu)化問題轉(zhuǎn)化為單目標(biāo)優(yōu)化問題，這種方法是將每個(gè)目標(biāo)賦一個(gè)權(quán)值，然后將這些賦了權(quán)值的目標(biāo)相加，把相加的結(jié)果作為目標(biāo)函數(shù)，在此基礎(chǔ)上尋找目標(biāo)函數(shù)的最小值，這樣做造成的問題是可能將其中的任何一種滿足目標(biāo)函數(shù)值最小的情況作為最優(yōu)解，但實(shí)際上得到的不一定是最優(yōu)解。也就是說，單目標(biāo)的方法難以區(qū)分哪一種情況為最優(yōu)解，這樣的尋優(yōu)模型從理論上來說是難以得到最優(yōu)解的。另外，在將多目標(biāo)轉(zhuǎn)化為單目標(biāo)時(shí)，各個(gè)目標(biāo)的權(quán)值難以確定，而且最終只能得到唯一解。針對(duì)這些問題，本文在研究傳統(tǒng)遺傳算法、進(jìn)化規(guī)劃算法以及量子遺傳算法的IIR數(shù)字濾波器優(yōu)化設(shè)計(jì)的基礎(chǔ)上，將重點(diǎn)研究IIR數(shù)字濾波器的粒子進(jìn)化規(guī)劃優(yōu)化、遺傳多目標(biāo)優(yōu)化以及量子多目標(biāo)優(yōu)化。另外，由于在通信系統(tǒng)中IIR數(shù)字濾波器有廣泛應(yīng)用，并且大量采用FPGA實(shí)現(xiàn)，多目標(biāo)優(yōu)化方法得到的濾波器性能也值得驗(yàn)證，因此，對(duì)多目標(biāo)優(yōu)化方法得到的IIR數(shù)字濾波器系數(shù)進(jìn)行FPGA仿真驗(yàn)證有重要的現(xiàn)實(shí)意義。 @@ 論文的主要工作及研究成果具體如下： @@ 1.分析IIR數(shù)字濾波器的數(shù)學(xué)模型及其優(yōu)化設(shè)計(jì)的參數(shù)；針對(duì)低通IIR數(shù)字濾波器，采用遺傳算法及量子遺傳算法對(duì)其進(jìn)行優(yōu)化設(shè)計(jì)，并給出相應(yīng)的仿真結(jié)果及分析。 @@ 2.針對(duì)使用進(jìn)化規(guī)劃算法優(yōu)化設(shè)計(jì)IIR數(shù)字濾波器時(shí)容易陷入局部極值的問題，研究粒子進(jìn)化規(guī)劃算法，并將其應(yīng)用于IIR數(shù)字濾波器的優(yōu)化設(shè)計(jì)，該算法將粒子群優(yōu)化算法與進(jìn)化規(guī)劃算法相結(jié)合，繼承了粒子群算法局部搜索能力強(qiáng)和進(jìn)化規(guī)劃算法遺傳父代優(yōu)良基因能力強(qiáng)的優(yōu)點(diǎn)。將這種新的粒子進(jìn)化規(guī)劃算法應(yīng)用于IIR低通、高通、帶通、帶阻數(shù)字濾波器的優(yōu)化設(shè)計(jì)，顯示了較好的效果。 @@ 3.優(yōu)化設(shè)計(jì)IIR數(shù)字濾波器時(shí)，通常將多目標(biāo)轉(zhuǎn)化為單目標(biāo)的優(yōu)化問題，這種方法雖然設(shè)計(jì)簡(jiǎn)單，但是在將多目標(biāo)轉(zhuǎn)化為單目標(biāo)時(shí)，各個(gè)目標(biāo)的權(quán)值難以確定，而且最終只能得到唯一解，不能提供更多的有效解給決策者。針對(duì)常 用基于單目標(biāo)優(yōu)化算法的不足，在分析IIR數(shù)字濾波器優(yōu)化模型和待優(yōu)化參數(shù)的基礎(chǔ)上，本文研究遺傳算法的IIR數(shù)字濾波器多目標(biāo)優(yōu)化設(shè)計(jì)方法，該方法將多個(gè)目標(biāo)值直接映射到適應(yīng)度函數(shù)中，通過比較函數(shù)值的占優(yōu)關(guān)系來搜索問題的有效解集，使用這種方法可以求得一組有效解，并且將多目標(biāo)轉(zhuǎn)化為單目標(biāo)的優(yōu)化方法得到的唯一解也能被包括在這一組有效解中。@@ 4.將量子遺傳算法應(yīng)用于IIR數(shù)字濾波器多目標(biāo)優(yōu)化設(shè)計(jì)，研究量子遺傳算法的IIR數(shù)字濾波器多目標(biāo)優(yōu)化設(shè)計(jì)方法，并將優(yōu)化結(jié)果與傳統(tǒng)遺傳算法的多目標(biāo)優(yōu)化方法進(jìn)行了比較。仿真結(jié)果表明，在對(duì)同一種濾波器進(jìn)行優(yōu)化設(shè)計(jì)時(shí)，使用該方法得到的結(jié)果通帶波動(dòng)更小，過渡帶更窄，阻帶衰減也更大。 @@ 5.針對(duì)IIR數(shù)字濾波器的硬件實(shí)現(xiàn)問題，在對(duì)IIR數(shù)字濾波器的結(jié)構(gòu)特征進(jìn)行分析的基礎(chǔ)上，分別采用遺傳多目標(biāo)優(yōu)化方法量子多目標(biāo)方法優(yōu)化設(shè)計(jì)IIR數(shù)字濾波器的系數(shù)，然后針對(duì)兩組系數(shù)進(jìn)行了FPGA( Field-Programmable GateArray，現(xiàn)場(chǎng)可編程門陣列)仿真驗(yàn)證，并對(duì)兩種結(jié)果進(jìn)行了對(duì)比分析。 @@關(guān)鍵詞：IIR數(shù)字濾波器；優(yōu)化設(shè)計(jì)
標(biāo)簽： FPGA IIR 數(shù)字濾波器
上傳時(shí)間： 2013-06-09
上傳用戶：熊少鋒
現(xiàn)場(chǎng)可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個(gè)大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號(hào)引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實(shí)現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號(hào)標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動(dòng)能力的編程控制、擺率選擇、輸入延遲和維持時(shí)間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng)，目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時(shí)針對(duì)以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn)，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點(diǎn)： (1)LVDS傳輸?shù)男盘?hào)擺幅小，從而功耗低，一般差分線上電流不超過4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號(hào)擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號(hào)電壓可以從0V到2.4V變化，單端信號(hào)擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢(shì)有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計(jì)完成了可以用于Virtex系列各低端型號(hào)FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點(diǎn)可以改進(jìn)和簡(jiǎn)化系統(tǒng)級(jí)的設(shè)計(jì)，為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對(duì)包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊(cè)描述進(jìn)行仿真驗(yàn)證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。
標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程
上傳時(shí)間： 2013-05-15
上傳用戶：shawvi
SATA接口是新一代的硬盤串行接口標(biāo)準(zhǔn)，和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執(zhí)行效率高的明顯優(yōu)勢(shì)。SATA2．0是SATA的第二代標(biāo)準(zhǔn)，它規(guī)定在數(shù)據(jù)線上使用LVDS NRZ串行數(shù)據(jù)流傳輸數(shù)據(jù)，速率可達(dá)3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊(duì)列）、端口復(fù)用器、交錯(cuò)啟動(dòng)等一系列技術(shù)特征。正是由于以上的種種技術(shù)優(yōu)點(diǎn)，SATA硬盤業(yè)已被廣泛的使用于各種企業(yè)級(jí)和個(gè)人用戶。 硬盤作為主要的信息載體之一，其信息安全問題尤其引起人們的關(guān)注。由于在加密時(shí)需要實(shí)時(shí)處理大量的數(shù)據(jù)，所以對(duì)硬盤數(shù)據(jù)的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結(jié)合起來進(jìn)行設(shè)計(jì)和研究，完成基于SATA2．0接口的加解密芯片系統(tǒng)設(shè)計(jì)具有重要的使用價(jià)值和研究?jī)r(jià)值。 本論文首先介紹了SATA2．0的總線協(xié)議，其協(xié)議體系結(jié)構(gòu)包括物理層、鏈路層、傳輸層和命令層，并對(duì)系統(tǒng)設(shè)計(jì)中各個(gè)層次中涉及的關(guān)鍵問題進(jìn)行了闡述。其次，本論文對(duì)ATA協(xié)議和命令進(jìn)行了詳細(xì)的解釋和分析，并針對(duì)設(shè)計(jì)中涉及的命令和對(duì)其做出的修改進(jìn)行了說明。接著，本論文對(duì)SATA2．0加解密控制芯片的系統(tǒng)設(shè)計(jì)進(jìn)行了講解，包括硬件平臺(tái)搭建和器件選型、模塊和功能劃分、系統(tǒng)工作原理等，剖析了系統(tǒng)設(shè)計(jì)中的難點(diǎn)問題并給出解決問題的方法。然后，對(duì)系統(tǒng)數(shù)據(jù)通路的各個(gè)模塊的設(shè)計(jì)和實(shí)現(xiàn)進(jìn)行詳盡的闡述，并給出各個(gè)模塊的驗(yàn)證結(jié)果。最后，本文簡(jiǎn)要的介紹了驗(yàn)證平臺(tái)搭建和測(cè)試環(huán)境、測(cè)試方法等問題，并分析測(cè)試結(jié)果。 本SATA2．0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進(jìn)行測(cè)試，目前工作正常，性能良好，已經(jīng)達(dá)到項(xiàng)目性能指標(biāo)要求。本論文在SATA加解密控制芯片設(shè)計(jì)與實(shí)現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟(jì)價(jià)值。
上傳時(shí)間： 2013-04-24
上傳用戶：JIUSHICHEN
近年來，語音識(shí)別研究大部分集中在算法設(shè)計(jì)和改進(jìn)等方面，而隨著半導(dǎo)體技術(shù)的高速發(fā)展，集成電路規(guī)模的不斷增大與各種研發(fā)技術(shù)水平的不斷提高，新的硬件平臺(tái)的推出，語音識(shí)別實(shí)現(xiàn)平臺(tái)有了更多的選擇。語音識(shí)別技術(shù)在與DSP、FPGA、ASIC等器件為平臺(tái)的嵌入式系統(tǒng)結(jié)合后，逐漸向?qū)嵱没⑿⌒突较虬l(fā)展。 本課題通過對(duì)現(xiàn)有各種語音特征參數(shù)與孤立詞語音識(shí)別模型進(jìn)行研究的基礎(chǔ)上，重點(diǎn)探索基于動(dòng)態(tài)時(shí)間規(guī)整算法的DTW模型在孤立詞語音識(shí)別領(lǐng)域的應(yīng)用，并結(jié)合基于FPGA的SOPC系統(tǒng)，在嵌入式平臺(tái)上實(shí)現(xiàn)具有較好精度與速度的孤立詞語音識(shí)別系統(tǒng)。 本系統(tǒng)整體設(shè)計(jì)基于DE2開發(fā)平臺(tái),采用基于Nios II的SOPC技術(shù)。采用這種解決方案的優(yōu)點(diǎn)是實(shí)現(xiàn)了片上系統(tǒng)，減少了系統(tǒng)的物理體積和總體功耗；同時(shí)系統(tǒng)控制核心都在FPGA內(nèi)部實(shí)現(xiàn)，可以極為方便地更新和升級(jí)系統(tǒng)，大大地提高了系統(tǒng)的通用性和可維護(hù)性。 此外，由于本系統(tǒng)需要大量的高速數(shù)據(jù)運(yùn)算，在設(shè)計(jì)中作者充分利用了Cyclone II芯片的豐富的硬件乘法器，實(shí)現(xiàn)了語音信號(hào)的端點(diǎn)檢測(cè)模塊，F(xiàn)FT快速傅立葉變換模塊，DCT離散余弦變換模塊等硬件設(shè)計(jì)模塊。為了提高系統(tǒng)的整體性能，作者充分利用了FPGA的高速并行的優(yōu)勢(shì)，以及配套開發(fā)環(huán)境中的Avalon總線自定義硬件外設(shè)，使系統(tǒng)處理數(shù)字信號(hào)的能力大大提高，其性能優(yōu)于傳統(tǒng)的微控制器和普通DSP芯片。 本論文主要包含了以下幾個(gè)方面： （1）結(jié)合ALTERA CYCLONE II芯片的特點(diǎn)，確定了基于FPGA語音識(shí)別系統(tǒng)的總體設(shè)計(jì)，在此基礎(chǔ)上進(jìn)行了系統(tǒng)的軟硬件的選擇和設(shè)計(jì)。 （2）自主設(shè)計(jì)了純硬件描述語言的驅(qū)動(dòng)電路設(shè)計(jì)，完成了高速語音采集的工作，并且對(duì)存儲(chǔ)數(shù)據(jù)芯片SRAM中的原始語音數(shù)據(jù)進(jìn)行提取導(dǎo)入MATLAB平臺(tái)測(cè)試數(shù)據(jù)的正確性。整個(gè)程序測(cè)試的方式對(duì)系統(tǒng)的模塊測(cè)試起到重要的作用。 （3）完成高速定點(diǎn)256點(diǎn)的FFT模塊的設(shè)計(jì)，此模塊是系統(tǒng)成敗的關(guān)鍵，實(shí)現(xiàn)高速實(shí)時(shí)的運(yùn)算。 （4）結(jié)合SOPC的特性，設(shè)計(jì)了人機(jī)友好接口，如LCD顯示屏的提示反饋信息等等，以及利用ALTERA提供的一些驅(qū)動(dòng)接口設(shè)計(jì)完成用戶定制的系統(tǒng)。 （5）進(jìn)行了整體系統(tǒng)測(cè)試，系統(tǒng)可以較穩(wěn)定地實(shí)現(xiàn)實(shí)時(shí)處理的目的，具有一定的市場(chǎng)潛在價(jià)值。
標(biāo)簽： FPGA 語音識(shí)別 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-05-23
上傳用戶：ABCD_ABCD
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
