運用PROTEL DXP 2004設計的項目“單管放大”視頻教學，完整展現了從原理圖到PCB的過程
上傳時間： 2013-11-04
上傳用戶：rologne
提出一種基于FPGA的實時視頻信號處理平臺的設計方法，該系統接收低幀率數字YCbCr 視頻信號，對接收的視頻信號進行格式和彩色空間轉換、像素和，利用片外SDRAM存儲器作為幀緩存且通過時序控制器進行幀率提高，最后通過VGA控制模塊對圖像信號進行像素放大并在VGA顯示器上實時顯示。整個設計使用Verilog HDL語言實現，采用Altera公司的EP2S60F1020C3N芯片作為核心器件并對功能進行了驗證。
上傳時間： 2015-01-01
上傳用戶：shizhanincc
創建PCB元件管腳封裝
上傳時間： 2013-12-08
上傳用戶：wyiman
本文提出了利用PLC控制球面軸承外滾道超精機實現自動磨削功能的見解和方法，給出了控制系統方案及軟、硬件結構的設計思想，對于工業實現相關機床的改造具有較高的應用與參考價值。1 引言以往深溝球面內外套精磨床是采用繼電器進行控制的，控制部分體積龐大，響應時間長，且可靠性不高，經常出現故障，磨床磨削工件的功能單一，有的磨床只能進粗磨，有的磨床只能進行精磨。完成一個成品工件加工，先在粗磨磨床進行粗磨，然后再將其送到精磨磨機進行精磨。基于這種情況，我們采用可編程序控制器對其控制電路進行了技術改造，將兩臺磨床的功能集中到一臺磨床上實現，即粗磨、精磨一次完成。這樣不僅可以減小控制部分體積、增強系統的可靠性，而且提高了系統的利用率，降低了成本，在實際應用中取得了很好的效果，對于工業企業實現相關機床的改造具有較高的應用與參考價值。
上傳時間： 2013-12-11
上傳用戶：huyahui
Hyperlynx仿真應用:阻抗匹配.下面以一個電路設計為例，簡單介紹一下PCB仿真軟件在設計中的使用。下面是一個DSP硬件電路部分元件位置關系(原理圖和PCB使用PROTEL99SE設計)，其中DRAM作為DSP的擴展Memory(64位寬度，低8bit還經過3245接到FLASH和其它芯片)，DRAM時鐘頻率133M。因為頻率較高，設計過程中我們需要考慮DRAM的數據、地址和控制線是否需加串阻。下面，我們以數據線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網站下載各器件IBIS模型。然后打開Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面，我們開始導入主芯片DSP的數據線D0腳模型。左鍵點芯片管腳處的標志，出現未知管腳，然后再按下圖的紅線所示線路選取芯片IBIS模型中的對應管腳。 3http://bbs.elecfans.com/ 電子技術論壇 http://www.elecfans.com 電子發燒友點OK后退到“ASSIGN Models”界面。選管腳為“Output”類型。這樣，一樣管腳的配置就完成了。同樣將DRAM的數據線對應管腳和3245的對應管腳IBIS模型加上(DSP輸出，3245高阻，DRAM輸入)。下面我們開始建立傳輸線模型。左鍵點DSP芯片腳相連的傳輸線，增添傳輸線，然后右鍵編輯屬性。因為我們使用四層板，在表層走線，所以要選用“Microstrip”，然后點“Value”進行屬性編輯。這里，我們要編輯一些PCB的屬性，布線長度、寬度和層間距等，屬性編輯界面如下：再將其它傳輸線也添加上。這就是沒有加阻抗匹配的仿真模型(PCB最遠直線間距1.4inch，對線長為1.7inch)?，F在模型就建立好了。仿真及分析下面我們就要為各點加示波器探頭了，按照下圖紅線所示路徑為各測試點增加探頭：為發現更多的信息，我們使用眼圖觀察。因為時鐘是133M，數據單沿采樣，數據翻轉最高頻率為66.7M，對應位寬為7.58ns。所以設置參數如下：之后按照芯片手冊制作眼圖模板。因為我們最關心的是接收端(DRAM)信號，所以模板也按照DRAM芯片HY57V283220手冊的輸入需求設計。芯片手冊中要求輸入高電平VIH高于2.0V，輸入低電平VIL低于0.8V。DRAM芯片的一個NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信號(不長于3ns)：按下邊紅線路徑配置眼圖模板：低8位數據線沒有串阻可以滿足設計要求，而其他的56位都是一對一，經過仿真沒有串阻也能通過。于是數據線不加串阻可以滿足設計要求，但有一點需注意，就是寫數據時因為存在回沖，DRAM接收高電平在位中間會回沖到2V。因此會導致電平判決裕量較小，抗干擾能力差一些，如果調試過程中發現寫RAM會出錯，還需要改版加串阻。
上傳時間： 2013-12-17
上傳用戶：debuchangshi
PCB布線對PCB的電磁兼容性影響很大，為了使PCB上的電路正常工作，應根據本文所述的約束條件來優化布線以及元器件/接頭和某些IC所用去耦電路的布局PCB材料的選擇通過合理選擇PCB的材料和印刷線路的布線路徑，可以做出對其它線路耦合低的傳輸線。當傳輸線導體間的距離d小于同其它相鄰導體間的距離時，就能做到更低的耦合，或者更小的串擾（見《電子工程專輯》2000 年第1 期"應用指南"）。設計之前，可根據下列條件選擇最經濟的PCB形式：對EMC的要求·印制板的密集程度·組裝與生產的能力·CAD 系統能力·設計成本·PCB的數量·電磁屏蔽的成本當采用非屏蔽外殼產品結構時，尤其要注意產品的整體成本/元器件封裝/管腳樣式、PCB形式、電磁場屏蔽、構造和組裝），在許多情況下，選好合適的PCB形式可以不必在塑膠外殼里加入金屬屏蔽盒。
上傳時間： 2015-01-02
上傳用戶：zchpr@163.com
PCB LAYOUT技術大全---初學者必看！ PROTEL相關疑問 1.原理圖常見錯誤： （1）ERC報告管腳沒有接入信號： a. 創建封裝時給管腳定義了I/O屬性; b.創建元件或放置元件時修改了不一致的grid屬性,管腳與線沒有連上; c. 創建元件時pin方向反向,必須非pin name端連線。 （2）元件跑到圖紙界外：沒有在元件庫圖表紙中心創建元件。 （3）創建的工程文件網絡表只能部分調入pcb：生成netlist時沒有選擇為global。 （4）當使用自己創建的多部分組成的元件時,千萬不要使用annotate. 2.PCB中常見錯誤： （1）網絡載入時報告NODE沒有找到： a. 原理圖中的元件使用了pcb庫中沒有的封裝; b. 原理圖中的元件使用了pcb庫中名稱不一致的封裝; c. 原理圖中的元件使用了pcb庫中pin number不一致的封裝。如三極管：sch中pin number 為e,b,c, 而pcb中為1,2,3。
上傳時間： 2013-10-20
上傳用戶：kbnswdifs
MPU-2型恒功率晶閘管中頻電源控制線路分析
上傳時間： 2013-10-25
上傳用戶：zhangyigenius
當前晶閘管投切電容器組（TSC）無功補償裝置在實際工程應用中，采用外三角形連接方式進行頻繁投切時，由于關斷引起的電容殘壓，會導致三相晶閘管不同步導通的問題[1]，嚴重影響了該無功裝置的補償效果，并造成電網系統三相不平衡，給其他設備的正常工作帶來了潛在威脅。針對此種情況，本文進行了原理性推導，并提出一種基于空間矢量的新型晶閘管投切控制策略，選擇性控制三相晶閘管的開通和關斷順序，來達到三相同步導通的目的。最后通過實驗驗證該控制策略是有效可行的。
上傳時間： 2013-12-13
上傳用戶：long14578
晶閘管應用，晶閘管成功應用的十條黃金規則。
標簽： 晶閘管
上傳時間： 2014-01-08
上傳用戶：nostopper
