TI公司的TMS320LF2407型DSP微控制器內(nèi)嵌的異步串行口(SCI)支持CPU與其它使用標(biāo)準(zhǔn)格式的異步外設(shè)之間的數(shù)字通訊,通過RS-232接口可以方便地進(jìn)行DSP之間或與PC機(jī)之間的異步通信。而串行外設(shè)接口(SPI)是一個(gè)高速同步串行輸入/輸出(I/O)端口,常用于DSP控制器和外部器件或其它控制器間的通訊。本設(shè)計(jì)正是通過TMS320LF2407所帶有的SCI模塊進(jìn)行兩臺DSP的數(shù)據(jù)傳輸通信。同時(shí)還利用了DSP2407的SPI模塊和I/O口作了顯示以及鍵盤擴(kuò)展電路,以便能實(shí)時(shí)監(jiān)控?cái)?shù)據(jù)的收發(fā)。此實(shí)例電路結(jié)構(gòu)簡單易懂,非常適合剛接觸DSP的初學(xué)者使用,具有很好的參考價(jià)值。
上傳時(shí)間: 2013-07-01
上傳用戶:huyanju
本文對基于ARM的可編程控制器進(jìn)行了研究。本文研制的可編程控制器配置簡單,擴(kuò)展方便,抗干擾能力強(qiáng),可靠性高。能夠采集4~20mA/0~5V的模擬量以及12路開關(guān)量;輸出1路-10~+10V、4路0~5V與2路0~20mA的模擬量以及8路開關(guān)量;能夠采集6路溫度信號:可以應(yīng)用于開關(guān)量的邏輯控制;能實(shí)現(xiàn)簡單的PID控制:并配有RS232串行通信接口以及CAN總線通信接口,能滿足基本工業(yè)控制的要求。
上傳時(shí)間: 2013-04-24
上傳用戶:LSPSL
在直流電氣傳動系統(tǒng)中使用的可控直流電源大部分是晶閘管相控整流電源,而晶閘管觸發(fā)脈沖形成單元是晶閘管相控整流系統(tǒng)的重要組成部分.該設(shè)計(jì)采用現(xiàn)場可編程門陣列控制實(shí)現(xiàn)了晶閘管觸發(fā)器的數(shù)字化,與傳統(tǒng)的晶閘管觸發(fā)控制器相比有脈沖對稱度好等許多優(yōu)點(diǎn),具有廣闊的應(yīng)用前景.該論文首先系統(tǒng)分析了晶閘管觸發(fā)器的各種性能指標(biāo),并對常見的觸發(fā)器進(jìn)行了分類.通過分析不同類型觸發(fā)器的優(yōu)缺點(diǎn),最終確定采用三相同步的絕對觸發(fā)方式,這種方式在控制器內(nèi)部資源允許的前提下,在外圍電路很少的情況下就能實(shí)現(xiàn)高性能控制,簡化了系統(tǒng)設(shè)計(jì).其次,對開發(fā)硬件和軟件以及編程語言進(jìn)行了介紹.另外,詳細(xì)闡述了采用現(xiàn)場可編程門陣列EPFl0K10器件實(shí)現(xiàn)具有相序自適應(yīng)、缺相保護(hù)等功能的晶閘管觸發(fā)器的軟硬件設(shè)計(jì).最后,使用自主開發(fā)的觸發(fā)器構(gòu)成一套三相全控橋整流設(shè)備,并給出了實(shí)驗(yàn)結(jié)果和波形分析.試驗(yàn)結(jié)果表明,該論文設(shè)計(jì)的基于FPGA/CPLD的晶閘管智能觸發(fā)控制器能夠滿足一般工業(yè)控制要求,達(dá)到了預(yù)期的目的.
上傳時(shí)間: 2013-04-24
上傳用戶:baitouyu
傳統(tǒng)PLC使用時(shí)會出現(xiàn)一些問題,如程序死循環(huán)、程序跑飛、需要龐大的編譯系統(tǒng)作支持和不能實(shí)現(xiàn)精確位置控制等等;而發(fā)展到OPENPLC后,這些問題依然存在。為了更好地解決這些問題,本文提出一種全新的可編程控制器現(xiàn)場集成技術(shù),用FPGA來實(shí)現(xiàn)PLC的功能,拋棄傳統(tǒng)PLC“程序”的概念,以“硬件線路”來實(shí)現(xiàn)控制功能,不論在經(jīng)濟(jì)上還是在性能上都具有更大的優(yōu)勢。 本課題在對國內(nèi)外可編程控制器,重點(diǎn)是HardPLC的開發(fā)和應(yīng)用的進(jìn)展進(jìn)行概述和分析的基礎(chǔ)上,系統(tǒng)開展了HardPLC組成模塊原理及其仿真模擬的研究。本研究的主要貢獻(xiàn)為: 1.對比分析了CPLD和FPGA的性能特點(diǎn),闡明了Xilinx公司FPGA芯片結(jié)構(gòu)的兩個(gè)創(chuàng)新概念,指出了其優(yōu)越性能的結(jié)構(gòu)基礎(chǔ); 2.系統(tǒng)分析了用HardPLC實(shí)現(xiàn)控制系統(tǒng)時(shí)的一些通用模塊,對每個(gè)模塊的工作原理進(jìn)行了深入的探討,用VHDL語言建立了每個(gè)模塊的模型,在此基礎(chǔ)上進(jìn)行了仿真、綜合,為進(jìn)一步研究可編程控制器的現(xiàn)場集成奠定了基礎(chǔ); 3.在仿真綜合的基礎(chǔ)上,用所建立的模型完成了特定邏輯控制系統(tǒng)的控制要求,充分展示了其實(shí)際應(yīng)用的可行性; 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基礎(chǔ)上,確定了應(yīng)用于實(shí)際的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本課題研究建立的模型對于開發(fā)具有我國自主知識產(chǎn)權(quán)的HardPLC組成IP庫具有一定的理論意義;對特定系統(tǒng)的控制實(shí)現(xiàn),充分展示了基于FPGA的可編程控制器現(xiàn)場集成技術(shù)可以廣泛應(yīng)用于工控領(lǐng)域,加大推廣力度和建立更多的IP庫,在許多應(yīng)用場合可以取代傳統(tǒng)的PLC控制系統(tǒng),為工控領(lǐng)域提供高可靠、低價(jià)格、簡單易操作的解決方案,這將帶來巨大的社會經(jīng)濟(jì)效益;所確定的FPGA芯片配置模式可廣泛應(yīng)用于對FPGA芯片配置數(shù)據(jù)的加載,在實(shí)踐生產(chǎn)中具有重要的實(shí)用價(jià)值。
標(biāo)簽: FPGA 可編程控制器 集成技術(shù) 應(yīng)用研究
上傳時(shí)間: 2013-05-30
上傳用戶:dtvboyy
如今電力電子電路的控制旨在實(shí)現(xiàn)高頻開關(guān)的計(jì)算機(jī)控制,并向著更高頻率、更低損耗和全數(shù)字化的方向發(fā)展。現(xiàn)場可編程門陣列器件(FieldProgrammableGateArrays)是近年來嶄露頭角的一類新型集成電路,它具有簡潔、經(jīng)濟(jì)、高速度、低功耗等優(yōu)勢,又具有全集成化、適用性強(qiáng),便于開發(fā)和維護(hù)(升級)等顯著優(yōu)點(diǎn)。與單片機(jī)和DSP相比,F(xiàn)PGA的頻率更高、速度更快,這些特點(diǎn)順應(yīng)了電力電子電路的日趨高頻化和復(fù)雜化發(fā)展的需要。因此,在越來越多的領(lǐng)域中FPGA得到了日益廣泛的發(fā)展和應(yīng)用。 本文提出了一種采用現(xiàn)場可編程門陣列(FPGA)器件實(shí)現(xiàn)數(shù)字化通用PWM控制器的方案。該控制器能產(chǎn)生多路PWM脈沖,具有開關(guān)頻率可調(diào)、各路脈沖間的相位可調(diào)、接口簡單、響應(yīng)速度快、易修改、可現(xiàn)場編程等特點(diǎn),可應(yīng)用于PWM的全數(shù)字化控制。文中對方案的實(shí)現(xiàn)進(jìn)行了比較詳細(xì)的論述,包括A/D采樣控制、PI算法的實(shí)現(xiàn)、PWM波形的產(chǎn)生、各模塊的工作原理等。 本文還提出一種新型ZCT-PWMBoost變換器,詳細(xì)的分析了該變換器的工作過程,并采用基于FPGA的數(shù)字化通用PWM控制器對這種軟開關(guān)Boost變換器進(jìn)行控制,給出了比較完滿的實(shí)驗(yàn)結(jié)果。實(shí)驗(yàn)結(jié)果驗(yàn)證了該控制器以及該ZCTBoost變換器的可行性和有效性,
標(biāo)簽: FPGA PWM 數(shù)字化 制器設(shè)計(jì)
上傳時(shí)間: 2013-07-10
上傳用戶:x4587
基于ARM的嵌入式運(yùn)動控制器是集計(jì)算機(jī)數(shù)字控制技術(shù)、ARM技術(shù)、運(yùn)動控制技術(shù)以及嵌入式操作系統(tǒng)技術(shù)等技術(shù)為一體的技術(shù)含量高的運(yùn)動控制器;是對低成本、高性能運(yùn)動控制器研究的一個(gè)新的嘗試。本論文的研究重是點(diǎn)基于雙端口RAM上下位機(jī)通訊的數(shù)控系統(tǒng)總體軟件架構(gòu)設(shè)計(jì)、嵌入式運(yùn)動控制器軌跡規(guī)劃算法的研究、嵌入式系統(tǒng)軟件的構(gòu)建以及運(yùn)動控制器外設(shè)驅(qū)動程序的開發(fā),其主要工作及成果如下: 1.針對數(shù)控系統(tǒng)上下位機(jī)信息交互頻繁,提出了一種基于雙端口RAM通訊結(jié)構(gòu)的上下位機(jī)交互方式,實(shí)現(xiàn)了上下位機(jī)信息的高速、穩(wěn)定通訊;且完成了基于雙端口RAM上下位機(jī)通訊結(jié)構(gòu)的數(shù)控系統(tǒng)總體軟件架構(gòu)設(shè)計(jì)。 2. 針對目前高速數(shù)控加工軌跡規(guī)劃中存在的一些關(guān)鍵問題進(jìn)行深入的探討。提出一種軌跡拐角的速度平滑方法,當(dāng)高速加工不在同一直線方向而形成拐角的加工段時(shí),在拐角過渡時(shí)能獲得很好的速度響應(yīng)和較小的輪廓誤差;還提出了一種高速數(shù)控加工小線段的前瞻平滑算法,當(dāng)高速加工多段微小直線段時(shí),能夠優(yōu)化規(guī)劃多段微小線段的加工速度,有效避免了頻繁的加減速給系統(tǒng)帶來較大沖擊以及加工效率低的問題。 3. 構(gòu)建了適合本運(yùn)動控制器系統(tǒng)的系統(tǒng)軟件;研究了嵌入式運(yùn)動控制器引導(dǎo)程序的移植、嵌入式Linux內(nèi)核的優(yōu)化配置以及根文件系統(tǒng)的構(gòu)建。 4.探討了Linux驅(qū)動程序開發(fā)的原理以及流程;并以雙端口RAM為例介紹了運(yùn)動控制外設(shè)驅(qū)動程序開發(fā)的方法。
標(biāo)簽: ARM 嵌入式 運(yùn)動控制器
上傳時(shí)間: 2013-07-02
上傳用戶:笨小孩
隨著印制電路板功能的日益增強(qiáng),結(jié)構(gòu)日趨復(fù)雜,系統(tǒng)中各個(gè)功能單元之間的連線間距越來越細(xì)密,基于探針的電路系統(tǒng)測試方法已經(jīng)很難滿足現(xiàn)在的測試需要。邊界掃描測試(BST)技術(shù)通過將邊界掃描寄存器單元安插在集成電路內(nèi)部的每個(gè)引腳上,相當(dāng)于設(shè)置了施加激勵(lì)和觀測響應(yīng)的內(nèi)建虛擬探頭,通過該技術(shù)可以大大的提高數(shù)字系統(tǒng)的可觀測性和可控性,降低測試難度。針對這種測試需求,本文給出了基于FPGA的邊界掃描控制器設(shè)計(jì)方法。 完整的邊界掃描測試系統(tǒng)主要由測試控制部分和目標(biāo)器件構(gòu)成,其中測試控制部分由測試圖形、數(shù)據(jù)的生成與分析及邊界掃描控制器兩部分構(gòu)成。而邊界掃描控制器是整個(gè)系統(tǒng)的核心,它主要實(shí)現(xiàn)JTAG協(xié)議的自動轉(zhuǎn)換,產(chǎn)生符合IEEE標(biāo)準(zhǔn)的邊界掃描測試總線信號,而邊界掃描測試系統(tǒng)工作性能主要取決與邊界掃描控制器的工作效率。因此,設(shè)計(jì)一個(gè)能夠快速、準(zhǔn)確的完成JTAG協(xié)議轉(zhuǎn)換,并且具有通用性的邊界掃描控制器是本文的主要研究工作。 本文首先從邊界掃描技術(shù)的基本原理入手,分析邊界掃描測試的物理基礎(chǔ)、邊界掃描的測試指令及與可測性設(shè)計(jì)相關(guān)的標(biāo)準(zhǔn),提出了邊界掃描控制器的總體設(shè)計(jì)方案。其次,采用模塊化設(shè)計(jì)思想、VHDL語言描述來完成要實(shí)現(xiàn)的邊界掃描控制器的硬件設(shè)計(jì)。然后,利用自頂向下的驗(yàn)證方法,在對控制器內(nèi)功能模塊進(jìn)行基于Testbench驗(yàn)證的基礎(chǔ)上,利用嵌入式系統(tǒng)的設(shè)計(jì)思想,將所設(shè)計(jì)的邊界掃描控制器集成到SOPC中,構(gòu)成了基于SOPC的邊界掃描測試系統(tǒng)。并且對SOPC系統(tǒng)進(jìn)行軟硬件協(xié)同仿真,實(shí)現(xiàn)對邊界掃描控制器的功能驗(yàn)證后將其應(yīng)用到實(shí)際的測試電路當(dāng)中。最后,在基于SignalTapⅡ硬件調(diào)試的基礎(chǔ)上,軟硬件結(jié)合對整個(gè)系統(tǒng)可行性進(jìn)行了測試。從測試結(jié)果看,達(dá)到了預(yù)期的設(shè)計(jì)目標(biāo),該邊界掃描控制器的設(shè)計(jì)方案是正確可行的。 本文設(shè)計(jì)的邊界掃描控制器具有自主知識產(chǎn)權(quán),可以與其他處理器結(jié)合構(gòu)成完整的邊界掃描測試系統(tǒng),并且為SOPC系統(tǒng)提供了一個(gè)很有實(shí)用價(jià)值的組件,具有很明顯的現(xiàn)實(shí)意義。
上傳時(shí)間: 2013-07-20
上傳用戶:hewenzhi
·摘要: DDB SDRAM使用雙倍數(shù)據(jù)速率結(jié)構(gòu),它能獲得比SDRAM更高的性能.DDR SDRAM需要特定的DDB控制器才能完成與DSP、FPGA之間的通信.由于Xilinx VirtexTM-4系列FPGA具備ChipSync源同步技術(shù)等優(yōu)勢,本設(shè)計(jì)采用它來實(shí)現(xiàn)DDRSDRAM控制器.該DDR SDRAM控制器采用直接時(shí)鐘數(shù)據(jù)捕獲技術(shù),本文將重點(diǎn)闡述該技術(shù).
標(biāo)簽: Xilinx_FPGA DDR_SDRAM 控制器
上傳時(shí)間: 2013-05-24
上傳用戶:zxc23456789
本文介紹一種以CPLD[1]為核心、以VHDL[2]為開發(fā)工具的時(shí)間控制器,該控制器不僅具有時(shí)間功能,而且具有定時(shí)器功能,能在00:00~23:59之間任意設(shè)定開啟時(shí)間和關(guān)閉時(shí)間,其設(shè)置方便、靈活,廣泛應(yīng)用于路燈、廣告燈箱、霓虹燈等處的定時(shí)控制。
標(biāo)簽: CPLD VHDL 核心 開發(fā)工具
上傳時(shí)間: 2013-08-16
上傳用戶:chenjjer
針對嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實(shí)現(xiàn)的以太網(wǎng)控制器的設(shè)計(jì)方法.該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式,同時(shí)可提供MII接口,可并通過外接以太網(wǎng)物理層(PHY)芯片來實(shí)現(xiàn)網(wǎng)絡(luò)接入\r\n
標(biāo)簽: FPGA 嵌入式系統(tǒng) 以太網(wǎng)控制器 底層
上傳時(shí)間: 2013-08-18
上傳用戶:青春給了作業(yè)95
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1