Altera FPGA配置的特殊管腳說明。
上傳時間： 2013-12-19
上傳用戶：whenfly
一份工作站網管培訓資料,主要以sun的工作站的配置與管理為示范.
上傳時間： 2013-12-14
上傳用戶：kbnswdifs
華為公司5100IP-DSLAM業(yè)務與5200、3526、8850對接網管配置指導書-20020606-B
標簽： 20020606 IP-DSLAM 5100 3526
上傳時間： 2013-12-11
上傳用戶：jkhjkh1982
可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法，依據可配置端口電路能實現的功能和工作原理，運用Cadence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態(tài)機轉換的控制，對16種狀態(tài)機的轉換完成了行為級描述和實現了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發(fā)器級聯的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數據實現異或、同或、與以及或的功能，為此本文采用二次函數輸出的電路結構來實現以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態(tài)控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發(fā)、將輸出數據實現二次函數的輸出方式、通過添加譯碼器將配置端口的數目減少的新的功能，且驅動能力更加強大。
上傳時間： 2013-07-20
上傳用戶：頂得柱
可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法，依據可配置端口電路能實現的功能和工作原理，運用Cadence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態(tài)機轉換的控制，對16種狀態(tài)機的轉換完成了行為級描述和實現了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發(fā)器級聯的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數據實現異或、同或、與以及或的功能，為此本文采用二次函數輸出的電路結構來實現以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態(tài)控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發(fā)、將輸出數據實現二次函數的輸出方式、通過添加譯碼器將配置端口的數目減少的新的功能，且驅動能力更加強大。
上傳時間： 2013-06-03
上傳用戶：aa54
☻本單元主要介紹OTNM2000網管上使用WDM/OTN子網業(yè)務管理界面進行業(yè)務配置的方法以及注意事項。 ☻學完本單元后，您應該能： l了解OTN子網交叉的功能和使用方法 l了解配置業(yè)務和保護的方法和配置規(guī)則
上傳時間： 2013-11-07
上傳用戶：shen_dafa
可預置的8位計數器程序的主要部分分析 #include <AT89X51.H> //器件配置文件 #define uchar unsigned char //變量類型的宏定義 #define uint unsigned int uchar code SEG7[10]={0x03,0x9f,0x25,0x0d,0x99, //0~9的數碼管段碼 0x49,0x41,0x1f,0x01,0x09} uchar data cnt[8] //在data區(qū)定義8位長度的數組，用來存放計數值 uchar data pre_cnt[8] //在data區(qū)定義8位長度的數組，用來存放預置值 sbit drv=P3^4 //定義輸出驅動端 bit set_flag //定義工作標志 bit out_flag //定義輸出標志 bit keydown_flag //鍵按下標志
標簽： unsigned include define uchar
上傳時間： 2015-04-29
上傳用戶：changeboy
《管狀換熱器計算機輔助設計系統(tǒng)ExhCAD繪圖系統(tǒng)(版本:1.01a Final)》為自由軟件，采用增量軟件開發(fā)模型，并用UML對軟件進行 建模，以便更新。 該版本只是對換熱器的最簡單的形式做出設計，而且程序在計算 (包括設計、校核兩部分，其中校核部分未編)、繪圖過程中都作了簡 化，雖然采用了參數化繪圖，并能進行簡單的數據管理，但沒有考慮 換熱器的插入件、安裝(待編)等因素的影響，特別是在繪圖中用 Automatuion技術繪制了管子部分,并對一些常用圖形設計了圖庫，以 方便操作，后采用Object Arx詳繪！由于水平和時間、精力等因素，軟 件肯定有不少的Bug，但這是我的第一次嘗試，希望能得到高手的指點。 設計出的換熱器適應于冶金企業(yè)中使用，尤其是工業(yè)加熱爐的余 熱回收；以金屬直、光管為傳熱介質，空氣在管內流動，煙氣在管外 流動。考慮實際情況，大多數換熱器采用逆流，按照實際要求，本軟 件在設計時做了些簡化處理，但仍然能滿足工程需要。 配置要求：主機在486以上，操作系統(tǒng)為Windows 98以上。如果要 使用完整功能，則需要裝有AutoCAD R14、Microsoft Excel 2000、 Microsoft Access 2000。
上傳時間： 2015-05-12
上傳用戶：cx111111
這是一個網管程序，底層通過web service和其他程序通訊，包含了配置、監(jiān)控、統(tǒng)計、等功能
標簽： 程序
上傳時間： 2014-01-26
上傳用戶：縹緲
微軟sms系統(tǒng)的安裝與配置，實現軟件分發(fā)，減少網管維護工作量
上傳時間： 2016-11-09
上傳用戶：jhksyghr
