普通GPS接收機在特殊環(huán)境下，如在高樓林立的城市中心，林木遮擋的森林公路，特別是在隧道和室內(nèi)環(huán)境的情況下，由于衛(wèi)星信號非常微弱，載噪比（Carrier Noise Ratio，C/No）通常都在34dB-Hz以下，很難有效捕獲到衛(wèi)星信號，導致無法正常定位。惡劣條件下的定位有廣闊的發(fā)展和應用前景，特別是在交通事故、火災和地震等極端環(huán)境下，快速準確定位當事者所處位置對于降低事態(tài)損失和營救受傷者是極為重要的。歐美和日本等發(fā)達國家也都制定了相應的提高惡劣條件下高靈敏度定位能力的發(fā)展政策。而高靈敏度GPS接收機定位的關鍵在于GPS微弱信號的處理。 本課題的主要研究內(nèi)容是針對GPS微弱信號改進處理方法。針對傳統(tǒng)GPS接收機信號捕獲中的串行搜索方法提出了基于批處理的微弱信號捕獲方法,來提高低信噪比情況下微弱信號的捕獲能力，實現(xiàn)快速高靈敏度的準確捕獲；針對捕獲微弱信號處理大量數(shù)據(jù)導致的運算量激增，運用雙塊零拓展(Double Block Zero Padding，DBZP)處理方法減少運算量同時縮短捕獲時間。針對傳統(tǒng)GPS接收機延遲鎖相環(huán)跟蹤算法提出了基于卡爾曼濾波的新型捕獲算法，減小延遲鎖相環(huán)失鎖造成的信號跟蹤丟失概率，來提高惡劣環(huán)境下低信噪比信號的跟蹤能力，實現(xiàn)微弱信號的連續(xù)可靠跟蹤。通過提高GPS微弱信號的捕獲與跟蹤能力，進而使GPS接收機在惡劣環(huán)境下衛(wèi)星信號微弱時能夠?qū)崿F(xiàn)較好的定位與導航。 通過擬合GPS接收機實際接收到的原始數(shù)據(jù)，構造出不同載噪比的數(shù)字信號，分別對提出的針對微弱信號的捕獲與跟蹤算法進行仿真比較驗證，結果表明，對接收機后端信號處理部分作出的算法改進使得GPS接收機可以更好的處理微弱信號，并且具有較高的靈敏度和精度。文章同時針對提出的數(shù)據(jù)處理特征使用FPGA技術對算法主要的數(shù)據(jù)處理部分進行了初步的構架實現(xiàn)并進行了板級驗證，結果表明，利用FPGA技術可以較好的實現(xiàn)算法的數(shù)據(jù)處理功能。文章最后給出了結論，通過提出的基于批處理和基于DBZP方法的捕獲算法以及基于卡爾曼濾波的信號跟蹤算法，可以有效地解決微弱GPS信號處理的難題，進而實現(xiàn)微弱信號環(huán)境下的定位與導航。
上傳時間： 2013-05-31
上傳用戶：cccole0605
本文將高效數(shù)字調(diào)制方式QAM和軟件無線電技術相結合，在大規(guī)模可編程邏輯器件FPGA上對16QAM算法實現(xiàn)。在當今頻譜資源日趨緊缺的情況下有很大現(xiàn)實意義。 論文對16QAM軟件實現(xiàn)的基礎理論，帶通采樣理論、變速率數(shù)字信號處理相關抽取內(nèi)插技術做了推導和分析；深入研究了軟件無線電核心技術數(shù)字下變頻原理和其實現(xiàn)結構；對CIC、半帶等高效數(shù)字濾波器原理結構和性能作了研究；16QAM調(diào)制和解調(diào)系統(tǒng)設計采用自項向下設計思想；采用硬件描述語言VerilogHDL在EDA工具QuartusII環(huán)境下實現(xiàn)代碼輸入；對系統(tǒng)調(diào)試采用了算法仿真和在系統(tǒng)實測調(diào)試相結合方法。 論文首先對16QAM調(diào)制解調(diào)算法進行系統(tǒng)級仿真，并對實現(xiàn)的各模塊的可行性仿真驗證，在此基礎上，完成了調(diào)制端16QAM信號的時鐘分頻模塊、串并轉換模塊、星座映射、8倍零值內(nèi)插、低通濾波以及FPGA和AD9857接口等模塊；解調(diào)器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實現(xiàn)了16QAM調(diào)制器；給出了中頻信號時域測試波形和頻譜圖。本系統(tǒng)在200KHz帶寬下實現(xiàn)了512Kbps的高速數(shù)據(jù)數(shù)率傳輸。論文還對增強型數(shù)字鎖相環(huán)EPLL的實現(xiàn)結構進行了研究和性能分析。
上傳時間： 2013-07-10
上傳用戶：kennyplds
軟件無線電是近年提出的新的通信體系，由于其具有靈活性和可重配置性并且符合通信的發(fā)展趨勢，已成為通信系統(tǒng)設計的研究熱點。因此對基于軟件無線電的調(diào)制解調(diào)技術進行深入細致的研究非常有意義。 本文首先從闡述軟件無線電的理論基礎入手，對多速率信號處理中的內(nèi)插和抽取、帶通采樣、數(shù)字變頻等技術進行了分析與探討，為設計和實現(xiàn)8PSK調(diào)制解調(diào)器提供了非常重要的理論依據(jù)。然后，研究了8PSK調(diào)制解調(diào)技術，詳細論述了它們的基本概念和原理，提出了系統(tǒng)實現(xiàn)方案，在DSP+FPGA平臺上實現(xiàn)了8PSK信號的正確調(diào)制解調(diào)。文中著重研究了突發(fā)通信的同步和頻偏糾正算法，針對同步算法選取了一種基于能量檢測法的快速位同步算法，采用相關器實現(xiàn)，同時實現(xiàn)位同步和幀同步。并且對于突發(fā)通信的多普勒頻偏糾正，設計了一個基于自動頻率控制(AFC)環(huán)的頻偏檢測器，通過修改數(shù)控振蕩器(NCO)的頻率控制字方法來校正本地載波頻率，整個算法結構簡單，運算量小，頻偏校正速度快，具有較好的實用性。其次，對相干解調(diào)的初始相位進行糾正時，提出了一種簡單易行的CORDIC方法，同時對FPGA編程當中的一些關鍵問題進行了介紹。最后，設計了自適應調(diào)制解調(diào)器，根據(jù)信噪比和誤碼率來自適應的改變調(diào)制方式，以達到最佳的傳輸性能。
標簽： FPGA 8PSK 調(diào)制解調(diào)
上傳時間： 2013-04-24
上傳用戶：mingaili888
轉矩的測量對各種機械產(chǎn)品的研究開發(fā)、測試分析、質(zhì)量檢驗、安全和優(yōu)化控制等工作有重要的意義。現(xiàn)有的轉矩傳感器一般結構復雜，制造安裝困難。本文介紹了一種結構簡單，測量精度高的新型轉矩傳感器——基于FPGA和單片機的光柵轉矩傳感器。 本文主要工作包括： 1、介紹了當前轉矩傳感器的發(fā)展現(xiàn)狀，分析了各種類型轉矩傳感器的特點和存在的不足。 2、介紹了光柵轉矩傳感器的工作原理，將光柵輸出的光電信號轉換成矩形波信號，通過分析旋轉軸的各種運動對光電輸出信號的影響，得知兩路矩形波信號的相位與扭轉角的關系，從而得到系統(tǒng)測量方案，并推導出具體的測量計算公式。 3、構建了系統(tǒng)實驗平臺，主要由被測量主軸、光柵對機構、光電裝置座三個部分構成。 4、基于現(xiàn)場可編程門陣列(FPGA)和單片機，完成系統(tǒng)硬件電路及軟件設計。 5、根據(jù)動態(tài)測量數(shù)據(jù)的時變性、隨機性、相關性和動態(tài)性等，研究了動態(tài)測量數(shù)據(jù)的處理方法。 6、對系統(tǒng)調(diào)試和實驗。采取先對各個單元模塊獨立調(diào)試與實驗的方法，對每個單元電路的性能進行分析處理，然后進行聯(lián)合調(diào)試與實驗，并對傳感器進行標定。 7、對系統(tǒng)誤差進行分析，并提出了改進措施。
上傳時間： 2013-06-19
上傳用戶：xiangwuy
密集型的矩陣運算在信號處理和圖像處理中被廣泛應用，而且往往需要系統(tǒng)進行實時運算，這就需要系統(tǒng)具有很高的吞吐率。因此尋找矩陣運算的高速實現(xiàn)方法是很有意義的。FPGA的運算速度快并且可以并行運算，和其它矩陣運算的實現(xiàn)方式相比，F(xiàn)PGA有其獨特的優(yōu)勢。本文主要設計并實現(xiàn)了基于FPGA的各種矩陣運算模塊。 本文首先介紹了矩陣運算的特點和原理，接著討論了FPGA浮點運算單元的VHDL設計方法，在此基礎上，設計了矩陣相乘累加、三角矩陣求逆和一般矩陣分解求逆的運算模塊，給出矩陣階數(shù)擴大時各種矩陣運算的分塊實現(xiàn)方法。然后在ModelSim環(huán)境下仿真了一般矩陣的求逆模塊，與Maflab仿真結果比較，分析了運算精度、時間復雜度和資源占用情況，在Virtex-4系列FPGA硬件平臺上進行了調(diào)試和測試，并通過USB接口將矩陣運算結果送入PC機，驗證了基于FPGA矩陣運算的正確性和可行性。最后對矩陣求逆模塊在雷達信號中的應用作了簡單介紹。
上傳時間： 2013-06-08
上傳用戶：小楓殘月
在數(shù)字通信中，采用差錯控制技術(糾錯碼)是提高信號傳輸可靠性的有效手段，并發(fā)揮著越來越重要的作用。糾錯碼主要有分組碼和卷積碼兩種。在碼率和編碼器復雜程度相同的情況下，卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼是基于碼的代數(shù)結構；而概率譯碼不僅基于碼的代數(shù)結構，還利用了信道的統(tǒng)計特性，能充分發(fā)揮卷積碼的特點，使譯碼錯誤概率達到很小。 卷積碼譯碼器的設計是由高性能的復雜譯碼器開始的，對于概率譯碼最初的序列譯碼，隨著譯碼約束長度的增加，其譯碼錯誤概率可達到非常小。后來慢慢地向低性能的簡單譯碼器演化，對不太長的約束長度，維特比(Viterbi)算法是非常實用的。維特比算法是一種最大似然的譯碼方法。當編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時，Viterbi譯碼算法效率很高，速度很快，譯碼器也較簡單。 目前，卷積碼在數(shù)傳系統(tǒng)，尤其是在衛(wèi)星通信、移動通信等領域已被廣泛應用。 本論文對卷積碼編碼和Viterbi譯碼的設計原理及其FPGA實現(xiàn)方案進行了研究。同時，將交織和解交織技術應用于編碼和解碼的過程中。 首先，簡要介紹了卷積碼的基礎知識和維特比譯碼算法的基本原理，并對硬判決譯碼和軟判決譯碼方法進行了比較。其次，討論了交織和解交織技術及其在糾錯碼中的應用。然后，介紹了FPGA硬件資源和軟件開發(fā)環(huán)境Quartus Ⅱ，包括數(shù)字系統(tǒng)的設計方法和設計規(guī)則。再有，對基于FPGA的維特比譯碼器各個模塊和相應算法實現(xiàn)、優(yōu)化進行了研究。最后，在Quartus Ⅱ平臺上對硬判決譯碼和軟判決譯碼以及有無交織等不同情況進行了仿真，并根據(jù)仿真結果分析了維特比譯碼器的性能。 分析結果表明，系統(tǒng)的誤碼率達到了設計要求，從而驗證了譯碼器設計的可靠性，所設計基于FPGA的并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膱龊稀?/p>
上傳時間： 2013-04-24
上傳用戶：tedo811
在工業(yè)控制領域，多種現(xiàn)場總線標準共存的局面從客觀上促進了工業(yè)以太網(wǎng)技術的迅速發(fā)展，國際上已經(jīng)出現(xiàn)了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多種工業(yè)以太網(wǎng)協(xié)議。將傳統(tǒng)的商用以太網(wǎng)應用于工業(yè)控制系統(tǒng)的現(xiàn)場設備層的最大障礙是以太網(wǎng)的非實時性，而實現(xiàn)現(xiàn)場設備間的高精度時鐘同步是保證以太網(wǎng)高實時性的前提和基礎。 IEEE 1588定義了一個能夠在測量和控制系統(tǒng)中實現(xiàn)高精度時鐘同步的協(xié)議——精確時間協(xié)議(Precision Time Protocol)。PTP協(xié)議集成了網(wǎng)絡通訊、局部計算和分布式對象等多項技術，適用于所有通過支持多播的局域網(wǎng)進行通訊的分布式系統(tǒng)，特別適合于以太網(wǎng)，但不局限于以太網(wǎng)。PTP協(xié)議能夠使異質(zhì)系統(tǒng)中各類不同精確度、分辨率和穩(wěn)定性的時鐘同步起來，占用最少的網(wǎng)絡和局部計算資源，在最好情況下能達到系統(tǒng)級的亞微級的同步精度。 基于PC機軟件的時鐘同步方法，如NTP協(xié)議，由于其實現(xiàn)機理的限制，其同步精度最好只能達到毫秒級；基于嵌入式軟件的時鐘同步方法，將時鐘同步模塊放在操作系統(tǒng)的驅(qū)動層，其同步精度能夠達到微秒級。現(xiàn)場設備間微秒級的同步精度雖然已經(jīng)能滿足大多數(shù)工業(yè)控制系統(tǒng)對設備時鐘同步的要求，但是對于運動控制等需求高精度定時的系統(tǒng)來說，這仍然不夠。基于嵌入式軟件的時鐘同步方法受限于操作系統(tǒng)中斷響應延遲時間不一致、晶振頻率漂移等因素，很難達到亞微秒級的同步精度。 本文設計并實現(xiàn)了一種基于FPGA的時鐘同步方法，以IEEE 1588作為時鐘同步協(xié)議，以Ethernet作為底層通訊網(wǎng)絡，以嵌入式軟件形式實現(xiàn)TCP/IP通訊，以數(shù)字電路形式實現(xiàn)時鐘同步模塊。這種方法充分利用了FPGA的特點，通過準確捕獲報文時間戳和動態(tài)補償晶振頻率漂移等手段，相對于嵌入式軟件時鐘同步方法實現(xiàn)了更高精度的時鐘同步，并通過實驗驗證了在以集線器互連的10Mbps以太網(wǎng)上能夠達到亞微秒級的同步精度。
上傳時間： 2013-08-04
上傳用戶：hn891122
H.264作為新一代視頻編碼標準，相比上一代視頻編碼標準MPEG2，在相同畫質(zhì)下，平均節(jié)約64﹪的碼流。該標準僅設定了碼流的語法結構和解碼器結構，實現(xiàn)靈活性極大，其規(guī)定了三個檔次，每個檔次支持一組特定的編碼功能，并支持一類特定的應用，因此。H.264的編碼器的設計可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復雜度卻比一般編碼器高的多。本文對H.264進行了編碼復雜度分析，并統(tǒng)計了整個軟件編碼中計算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內(nèi)預測編碼的效率。在該算法下進行幀內(nèi)預測時，為了得到一個宏塊的預測模式，需要進行592次率失真代價計算。因此為了降低幀內(nèi)預測模式選擇的計算復雜度，本文改進了幀內(nèi)預測模式選擇算法。實踐證明，在PSNR值的損失可以忽略不計的情況下，該算法相比原算法，幀內(nèi)編碼時間平均節(jié)約60﹪以上，對編碼的實時性有較大幫助。 為了實現(xiàn)實時編碼，考慮到FPGA的高效運算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實現(xiàn)。首先研究了H.264編碼器硬件實現(xiàn)架構，并對影響編碼速度，且具有硬件實現(xiàn)優(yōu)越性的幾個重要部分進行了算法研究和FPGA.實現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對這些模塊進行了綜合和時序仿真，并將驗證后通過的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進行了在線測試，驗證了該系統(tǒng)對輸入的殘差數(shù)據(jù)實時壓縮編碼的功能。 本文對H.264編碼器幀內(nèi)預測模式選擇算法的改進，算法實現(xiàn)簡單，對軟件編碼的實時性有很大幫助。本文對在單片F(xiàn)PGA上實現(xiàn)H.264編碼器做出了探索性嘗試，這對H.264編碼器芯片的設計有著積極的借鑒性。
上傳時間： 2013-06-13
上傳用戶：夜月十二橋
隨著科學技術的發(fā)展與公共安全保障需求的提高，視頻監(jiān)控系統(tǒng)在工業(yè)生產(chǎn)、日常生活、警備與軍事方面的應用越來越廣泛。采用基于 FPGA 的SOPC技術、H．264壓縮編碼技術和網(wǎng)絡傳輸控制技術實現(xiàn)網(wǎng)絡視頻監(jiān)控系統(tǒng)，在穩(wěn)定性、功能、成本與擴展性等方面都有著突出的優(yōu)勢，具有重要的學術意義與實用意義， 本課題所設計的網(wǎng)絡視頻監(jiān)控系統(tǒng)由以Nios Ⅱ為核心的嵌入式圖像服務器、相關網(wǎng)絡設備與若干PC機客戶端組成。嵌入式圖像服務器實時采集圖像，采用H．264 編碼算法進行壓縮，并持續(xù)監(jiān)聽網(wǎng)絡。PC機客戶端可通過網(wǎng)絡對服務器進行遠程訪問，接收編碼數(shù)據(jù)，使用H．264解碼算法重建圖像并實時顯示，使監(jiān)控人員有效地掌握現(xiàn)場情況， 在嵌入式圖像服務器設計階段，本文首先進行了芯片選型與開發(fā)平臺選擇。然后構建圖像采集子系統(tǒng)，采用雙緩存乒乓交換的方法設計圖像采集用戶自定義模塊。接著設計雙Nios Ⅱ架構的SOPC系統(tǒng)，闡述了雙軟核設計中定制連接、內(nèi)存芯片共享、數(shù)據(jù)搬移、通信與互斥的解決方法。同時完成了網(wǎng)絡服務器的設計，采用μC/OS-Ⅱ進行多任務的管理與調(diào)度， H．264視頻壓縮編解碼算法設計與實現(xiàn)是本文的重點。文中首先分析H．264．標準，規(guī)劃編解碼器結構。接著設計了16×16幀內(nèi)預測算法，并設計宏塊掃描方式，采用兩次判決策略進行預測模式選擇。然后設計4×4子塊掃描方式，編寫整數(shù)變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結合的方案，針對除拖尾系數(shù)之外的非零系數(shù)值編碼子算法，實現(xiàn)了一種基于表示范圍判別的編碼方法。最后設計了網(wǎng)絡傳輸?shù)拇a流組成格式，并針對編碼算法設計相應解碼算法。使用VC++完成算法驗證，并進行測試，觀察不同參數(shù)下壓縮率與失真度的變化。 算法驗證完成后，本文進行了PC機客戶端設計，使其具有遠程訪問、H．264解碼與實時顯示的功能。同時將H．264 編碼算法程序移植到NiosⅡ中，并將嵌入式圖像服務器與若干客戶端接入網(wǎng)絡進行聯(lián)合調(diào)試，構建完整的網(wǎng)絡視頻監(jiān)控系統(tǒng)， 實驗結果表明，本系統(tǒng)視頻壓縮率高，監(jiān)控圖像質(zhì)量良好，充分證明了系統(tǒng)軟硬件與圖像編解碼算法設計成功。本系統(tǒng)具有成本低、擴展性好及適用范圍廣等優(yōu)點，發(fā)展前景十分廣闊。
標簽： H264 FPGA 網(wǎng)絡視頻監(jiān)控
上傳時間： 2013-04-24
上傳用戶：wang0123456789
隨著科學技術的發(fā)展，指紋識別技術被廣泛應用到各種不同的領域。對于一般的指紋識別系統(tǒng)，其設計要求具有很高的實時性和易用性，因此識別算法應該具有較低的復雜度，較快的運算速度，從而滿足實時性的要求。所以有必要根據(jù)不同的識別算法采用不同的實現(xiàn)平臺，使得指紋識別系統(tǒng)具有較高的可靠性、實時性、有效性等性能要求。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當前電子設計領域中最熱門的概念。NiosⅡ是Altera．公司開發(fā)的一種采用流水線技術、單指令流的RISC嵌入式處理器軟核，可以將它嵌入到FPGA內(nèi)部，與用戶自定義邏輯組建成一個基于FPGA的片上專用系統(tǒng)。 本文在綜合考慮各種應用情況的基礎上，以網(wǎng)絡技術、數(shù)據(jù)庫技術、指紋識別技術和嵌入式系統(tǒng)技術為理論基礎，提出了一種有效可行的系統(tǒng)架構方案。對指紋識別技術中各個環(huán)節(jié)的算法和原理進行了深入研究，合理的改進了部分指紋識別算法；同時為了提高系統(tǒng)的實時性，采用NiosⅡ嵌入式處理器和FPGA硬件模塊實現(xiàn)指紋圖像處理主要算法。論文主要包括以下幾個方面： 1、對指紋圖像預處理、特征提取和特征匹配算法原理進行闡述，同時改進了指紋圖像的細化算法，提高了算法的性能，并設計了一套實用的指紋特征數(shù)據(jù)結構； 2、針對指紋圖像預處理模塊，包括圖像的歸一化、頻率提取、方向提取以及方向濾波，采用基于FPGA的硬件電路的方式實現(xiàn)。實驗結果表明，在保證系統(tǒng)誤識率較低、可靠性高的基礎上，大大提高了系統(tǒng)的執(zhí)行速度； 3、改變了傳統(tǒng)的單枚指紋識別方法，提出采用多枚指紋唯一標識身份，大大降低了識別系統(tǒng)的誤識率； 4、改進了傳統(tǒng)的基于三角形匹配中獲取基準點的方法，同時結合可變界限盒思想進行指紋特征匹配。 5、結合COM+技術、數(shù)據(jù)庫技術和網(wǎng)絡技術，開發(fā)了后臺指紋特征匹配服務系統(tǒng)，實現(xiàn)了嵌入式指紋識別系統(tǒng)同數(shù)據(jù)庫的實時信息交換。 實驗結果表明，本文所提出的系統(tǒng)構架方案有效可行，基于FPGA的自動指紋識別系統(tǒng)在速度、功耗、擴展性等方面具有獨特的優(yōu)勢，擁有廣闊的發(fā)展前景。
上傳時間： 2013-08-04
上傳用戶：laozhanshi111
