帶有異步復位端的D觸發器#2
上傳時間： 2014-12-23
上傳用戶：caiqinlin
本設計通過采用分割電容陣列對DAC進行優化，在減小了D/A轉換開關消耗的能量、提高速度的基礎上，實現了一款采樣速度為1 MS/s的10-bit單端逐次逼近型模數轉換器。使用cadence spectre 工具進行仿真，仿真結果表明，設計的D/A轉換器和比較器等電路滿足10-bit A/D 轉換的要求，逐次逼近A/D轉換器可以正常工作。
上傳時間： 2013-11-21
上傳用戶：chukeey
計數器是一種重要的時序邏輯電路，廣泛應用于各類數字系統中。介紹以集成計數器74LS161和74LS160為基礎，用歸零法設計N進制計數器的原理與步驟。用此方法設計了3種36進制計數器，并用Multisim10軟件進行仿真。計算機仿真結果表明設計的計數器實現了36進制計數的功能。基于集成計數器的N進制計數器設計方法簡單、可行，運用Multisim 10進行電子電路設計和仿真具有省時、低成本、高效率的優越性。
上傳時間： 2013-10-11
上傳用戶：gtzj
在理論模型的基礎上探討了電子勢壘的形狀以及勢壘形狀隨外加電壓的變化, 并進行定量計算, 得出隧穿電壓隨雜質摻雜濃度的變化規律。所得結論與硅、鍺p-n 結實驗數據相吻合, 證明了所建立的理論模型在定量 研究p-n 結的隧道擊穿中的合理性與實用性。該理論模型對研究一般材料或器件的隧道擊穿具有重要的借鑒意義。
上傳時間： 2013-10-31
上傳用戶：summery
三端穩壓器，主要有兩種，一種輸出電壓是固定的，稱為固定輸出三端穩壓器，另一種輸出電壓是可調的，稱為可調輸出三端穩壓器，其基本原理相同，均采用串聯型穩壓電路。在線性集成穩壓器中，由于三端穩壓器只有三個引出端子，具有外接元件少，使用方便，性能穩定，價格低廉等優點，因而得到廣泛應用。
上傳時間： 2013-10-21
上傳用戶：qwe1234
印刷電路板（PCB）設計解決方案市場和技術領軍企業Mentor Graphics（Mentor Graphics）宣布推出HyperLynx® PI（電源完整性）產品，滿足業內高端設計者對于高性能電子產品的需求。HyperLynx PI產品不僅提供簡單易學、操作便捷，又精確的分析，讓團隊成員能夠設計可行的電源供應系統；同時縮短設計周期，減少原型生成、重復制造，也相應降低產品成本。隨著當今各種高性能/高密度/高腳數集成電路的出現，傳輸系統的設計越來越需要工程師與布局設計人員的緊密合作，以確保能夠透過眾多PCB電源與接地結構，為IC提供純凈、充足的電力。配合先前推出的HyperLynx信號完整性（SI）分析和確認產品組件，Mentor Graphics目前為用戶提供的高性能電子產品設計堪稱業內最全面最具實用性的解決方案。“我們擁有非常高端的用戶，受到高性能集成電路多重電壓等級和電源要求的驅使，需要在一個單一的PCB中設計30余套電力供應結構。”Mentor Graphics副總裁兼系統設計事業部總經理Henry Potts表示。“上述結構的設計需要快速而準 確的直流壓降(DC Power Drop)和電源雜訊(Power Noise)分析。擁有了精確的分析信息，電源與接地層結構和解藕電容數(de-coupling capacitor number)以及位置都可以決定，得以避免過于保守的設計和高昂的產品成本。”
上傳時間： 2013-11-18
上傳用戶：362279997
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間： 2013-12-20
上傳用戶：康郎
無源雙端全隔離方案，是在兩端通信設備接口與通信線路之間各串入一只新型無源串口隔離器，從而使兩端設備接口得到"均等而有效"的保護。通過電路形式、振蕩頻率、元器件參數及變壓器繞組匝數變比的優化創新，解決了新型隔離器串口竊電的微功耗高效率隔離傳輸、由單電源形成雙極性邏輯電平、以及兩端隔離器的通用性和自環狀態下的電能平均分配等關鍵問題。2010年以來，大慶油田處于該隔離器保護之下的90臺通信設備的接口從未因雷擊損壞，并能方便地進行自環測試。
上傳時間： 2014-12-24
上傳用戶：Wwill
基于UC3842的單端反激式隔離開關穩壓電源的設計
上傳時間： 2013-11-14
上傳用戶：tuilp1a
